[发明专利]半导体存储装置

说明书

技术领域

本发明涉及一种半导体存储装置。

背景技术

近年来，呈现半导体特性的金属氧化物（以下，也称为氧化物半导体材料）作为晶体管的活性层的材料而引人注目。作为活性层的材料应用氧化物半导体材料的晶体管可以通过与作为活性层的材料应用非晶硅的晶体管相同的工艺制造，并且作为活性层的材料应用氧化物半导体材料的晶体管的迁移度比作为活性层的材料应用非晶硅的晶体管高。因此，作为活性层的材料应用氧化物半导体材料的晶体管作为取代或超过作为活性层的材料应用非晶硅的晶体管的晶体管而备受期待。例如，期待将作为活性层的材料应用氧化物半导体材料的晶体管用作设置在有源矩阵型显示装置的各像素中的晶体管。

再者，活性层由氧化物半导体材料构成的晶体管具有截止电流值低的特性。由此，能够在很长期间保存当该晶体管成为截止状态时成为浮动状态的节点的电位（保存在该节点中的电荷量）。因此，期待有效地利用该晶体管构成半导体存储装置。例如，专利文献1公开了一种应用于Dynamic Random Access Memory（DRAM：动态随机存取存储器）的该晶体管，以作为构成DRAN的存储单元的晶体管。

另外，活性层由氧化物半导体材料构成的晶体管通过对各种薄膜的成膜及加工进行组合而形成。因此，该晶体管可以形成在与其他半导体元件存在的区域重叠的区域中。例如，专利文献2公开了一种半导体装置，该半导体装置具有叠层配置的两种晶体管（活性层由半导体衬底构成的晶体管（下部晶体管）以及活性层由氧化物半导体材料构成的晶体管（上部晶体管））。

[专利文献1]日本专利申请公开2011-109084号公报

[专利文献2]日本专利申请公开2011-119672号公报

DRAM具有：配置有分别保存对应于数据的电荷量的多个存储单元的存储单元阵列；以及对存储单元进行数据的写入、读取及刷新等的外围电路。

具体地说，存储单元具有晶体管及电容器。并且，当该晶体管成为截止状态时，与电容器的一个电极电连接的节点的电位成为浮动状态。由此，在该节点（电容器的一个电极）中保存所希望的数据（电荷量）。

另外，外围电路对由该晶体管控制与该电容器的一个电极的电连接的信号线（位线）的电位进行控制。并且，通过使该晶体管成为导通状态来对该存储单元写入所希望的数据。另外，外围电路在将该位线的电位的值预先设定为规定的值之后使该晶体管成为导通状态。由此，该位线的电位根据该数据产生变动。并且，通过检测出该位线的电位，读取保存在该存储单元中的数据。此外，外围电路以所希望的刷新速率对该存储单元补充电荷（刷新）。

在此，在作为构成该存储单元的晶体管应用活性层由氧化物半导体材料构成的晶体管的情况下，可以谋求刷新速率的降低。再者，通过层叠配置存储单元阵列和外围电路，可以谋求DRAM的高集成化。具体地说，用单晶硅衬底构成外围电路，并且用在单晶硅衬底上成膜的氧化物半导体材料构成存储单元阵列。因此，和存储单元阵列与外围电路配置在同一平面上的情况相比，可以谋求DRAM的高集成化。

但是，在层叠配置存储单元阵列和外围电路的情况下，在存储单元阵列和外围电路之间产生辐射噪声的可能性增高。由此，当在DRAM中进行读取数据的工作时因辐射噪声而产生故障的可能性增高。如上述那样，这是因为该工作通过检测出位线的电位变动而进行。

发明内容

鉴于上述问题，本发明的一个方式的目的之一是在半导体存储装置中降低产生故障的可能性。

上述目的可以通过在存储单元阵列和外围电路之间配置遮蔽层来实现。

例如，本发明的一个方式是一种半导体存储装置，该半导体存储装置具有：包括多个存储单元的存储单元阵列；包括对在存储单元中保持的数据进行辨别的读取电路的外围电路；以及配置在存储单元阵列和外围电路之间且电位保持为恒定的遮蔽层，其中存储单元保持对应于数据的电荷量，并且读取电路通过检测出根据保持在存储单元中的电荷量而产生变动的信号线的电位来辨别数据。

另外，本发明的一个方式也包括如下的半导体存储装置，该半导体存储装置具有：包括使用半导体衬底构成的半导体元件的外围电路；配置在外围电路上并使用导电性材料构成的遮蔽层；以及配置在遮蔽层上并包括使用氧化物半导体材料构成的半导体元件的存储单元阵列，其中存储单元阵列包括保持对应于数据的电荷量的存储单元，并且外围电路包括通过检测出根据保持在存储单元中的电荷量而产生变动的信号线的电位来辨别数据的读取电路。