[发明专利]压缩指令格式

说明书

本申请是申请日为2008年12月26日、申请号为200810189862.8、发明名称为“压缩指令格式”的专利申请的分案申请。 

技术领域

本发明的实施例涉及微处理器和微处理器系统。具体来说，本发明的至少一个实施例涉及产生压缩指令格式的指令编码技术。 

背景技术

微处理器技术这些年来得到迅速发展。计算机架构和半导体技术的进步创造了设计新处理器的许多机会。通常存在设计新处理器的两种选项：(1)定义全新的架构，以及(2)扩展当前架构以容纳新特征。 

新处理器包含硬件和软件两个方面的新特征。基于现有设计的新处理器通常具有能利用新硬件设计的附加的指令集。但是，由于指令的编码和存储指令操作码映射方面的限制，通过添加新的指令集来扩展指令集是一个难题。因此，本行业需要提供用于扩展指令集而无需增加硬件复杂度以及无需明显扩大操作码映射的数量和大小的有效方法。 

发明内容

根据本发明的实施例，提供了一种装置，包括： 

解码单元，能够解码现有指令集的指令以及扩展指令集的指令，所述解码单元包括第一解码逻辑电路及与第一指令解码逻辑电路耦合的第二解码逻辑电路，所述第一解码逻辑电路用来接收指令并用来检测包括用作所述现有指令集的部分的一个或多个预定义前缀、逃逸码 或操作码的多个字段的存在，并向第二解码逻辑电路指明所述指令中的所述多个字段的每个的功能，其中所述第二指令解码逻辑将使用由所述第一指令解码逻辑指明的所述多个字段的每个的功能而将所述指令从现有指令集的第一格式转换为所述扩展指令集的第二格式中的所述指令的表示，其中所述第二格式包括具有操作码映射字段、REX字段、第三源寄存器字段、向量大小字段和前缀字段的属性字段，并且第二格式与所述现有指令集中未实现的指令后向兼容。 

根据本发明的实施例，提供了一种方法，包括： 

在第一解码逻辑电路中接收具有现有指令集的第一指令格式的指令； 

在第一指令格式中检测包括用作所述现有指令集的部分的一个或多个预定义前缀、逃逸码或操作码的第一多个字段的存在； 

向第二解码逻辑电路指明所述指令中的所述第一多个字段的每个的功能； 

在所述第二解码逻辑电路中使用所述第一多个字段的每个的所指明的功能而将所述第一指令格式转换成扩展指令集的第二指令格式中的所述指令的表示，所述第二指令格式具有包括属性字段的第二多个字段，所述属性字段具有操作码映射字段、REX字段、第三源寄存器字段、向量大小字段和前缀字段，其中所述第二格式与所述现有指令集中未实现的指令后向兼容。 

本发明提供一种装置，包括：第一指令解码逻辑，向第二指令解码逻辑指明指令中的多个字段的每个的功能，其中所述第二指令解码逻辑将使用由所述第一指令解码逻辑所指明的所述多个字段的每个的功能将所述指令从第一格式转换成第二格式，其中所述第二格式将采用比所述指令的所述第一格式更少的位来表示所述多个字段的至少一个。 

本发明还提供一种已经在其上存储了指令的机器可读介质，所述指令在由机器解码时使所述机器生成结果，包括：具有与所述指令不 同的格式的所述指令的表示，其中所述指令的表示包括具有操作码映射字段、REX字段、第三源寄存器字段、向量大小字段和前缀字段的属性字段。 

本发明还提供一种系统，包括：存储器，存储具有第一指令格式的指令；处理器，包括向第二指令解码逻辑指明指令中的多个字段的每个的功能的第一指令解码器逻辑，其中所述第二指令解码逻辑将使用由所述第一指令解码逻辑所指明的所述多个字段的每个的功能将所述指令从第一格式转换成第二格式，其中所述第二格式将采用比所述指令的所述第一格式更少的位来表示所述多个字段的至少一个。 

本发明还提供一种方法，包括：将具有第一多个字段的第一指令格式转换成具有第二多个字段的第二指令格式，其中所述第二指令格式使用更少位来保留所述第一指令格式中包含的所有信息，其中所述第一指令格式包括八位的前缀字段、八位的REX字段和八位的逃逸码字段。 

附图说明

通过以下对本发明的详细描述，本发明的特征和优点将变得非常明显，其中： 

图1是示出其中可使用至少一个实施例的处理系统的框图。 

图2是示出可包括一个实施例所表示的字段的指令格式的框图。 

图2a是“不包含“逃逸2”的操作码的示意图。