[发明专利]一种背部沟槽结构绝缘栅双极晶体管及其制备方法

说明书

技术领域

本发明涉及到一种背部沟槽结构绝缘栅双极晶体管，本发明还涉及一种背部沟槽结构绝缘栅双极晶体管的制备方法。

背景技术

绝缘栅双极晶体管（Insulated Gate Bipolar Transistor,简称IGBT）是一种集金属氧化物半导体场效应管（MOSFET）的栅电极电压控制特性和双极晶体管（BJT）的低导通电阻特性于一身的半导体功率器件，具有电压控制、输入阻抗大、驱动功率小、导通电阻小、开关损耗低及工作频率高等特性，是比较理想的半导体功率开关器件，有着广阔的发展和应用前景。

一般说来，从IGBT的正面结构区分，可以把IGBT分为平面型和沟槽栅型两种结构；从IGBT击穿特性区分，可以分为穿通型和非穿通型两种结构，穿通型在器件背面P+表面具有N+缓冲层，其通态压降比非穿通型要小，同时穿通型器件也增加了器件的制造难度。

发明内容

本发明提供一种背部沟槽结构绝缘栅双极晶体管及其制备方法。

一种背部沟槽结构绝缘栅双极晶体管，其特征在于：包括：N型基区，由N-基区组成；P型基区、N+集电区、栅氧化层和栅极介质，位于N型基区上方；背沟槽多晶P+发射区，为多个沟槽结构，位于N型基区下方，P型多晶半导体材料临靠沟槽内壁，N+缓冲层临靠P型多晶半导体材料，N+缓冲层位于P型多晶半导体材料与N型基区之间，同时背沟槽内填充电极金属。

一种背部沟槽结构绝缘栅双极晶体管的制备方法，其特征在于：包括如下步骤：在N型上表面形成P型基区、N+集电区、栅氧化层和栅极介质；在背表面通过掩膜刻蚀形成沟槽；背部进行N型杂质扩散退火；）在背表面形成P型多晶半导体材料。

传统绝缘栅双极晶体管的背P+发射区完全覆盖器件背面，本发明的绝缘栅双极晶体管通过沟槽将器件背面部分或全部区域设置为多晶P+发射区，以此调节背P+发射区向N型基区注入空穴的效率，提高器件高频特性的应用范围。

附图说明

图1为本发明的一种背部沟槽结构绝缘栅双极晶体管剖面示意图；

图2为本发明的第二种背部沟槽结构绝缘栅双极晶体管剖面示意图；

图3为本发明的第三种背部沟槽结构绝缘栅双极晶体管剖面示意图；

图4为本发明的第四种背部沟槽结构绝缘栅双极晶体管剖面示意图；

图5为本发明的第五种背部沟槽结构绝缘栅双极晶体管剖面示意图；

图6为本发明的第六种背部沟槽结构绝缘栅双极晶体管剖面示意图。

其中，1、背沟槽多晶P+发射区；2、N+缓冲层；3、N-基区；4、P型基区；5、N+集电区；6、栅氧化层；7、栅极介质；10、背面氧化层。

具体实施方式

实施例1

图1为本发明的一种背部沟槽结构绝缘栅双极晶体管的剖面图，下面结合图1详细说明本发明的半导体装置。

一种绝缘栅双极晶体管，包括：N-基区3，为N传导类型的半导体硅材料，厚度为260um，磷原子掺杂浓度为5E13cm^-3；背沟槽多晶P+发射区1，为P传导类型多晶半导体硅材料，分布背面沟槽内壁和N-基区3表面，沟槽宽度和间距为5um，沟槽深度为50um，硼原子表面掺杂浓度为5E17cm^-3；N+缓冲层2，为N传导类型的半导体硅材料，位于背沟槽多晶P+发射区1周围，磷原子掺杂浓度为5E13cm^-3~5E16cm^-3，厚度为2um；P型基区4，位于N-基区3之上，为硼原子重掺杂的半导体硅材料，厚度为5um；N+集电区5，位于P型基区4之上，为磷原子重掺杂的半导体硅材料，厚度为2um；栅氧化层6，为硅材料的氧化物，位于器件表面；栅极介质7，位于栅氧化层6表面，为重掺杂的多晶半导体硅材料。

本实施例的工艺制造流程如下：

第一步，在N型厚度为260um磷原子掺杂浓度为5E13cm^-3的硅片上表面形成P型基区4、N+集电区5、栅氧化层6和栅极介质7；

第二步，在下表面光刻腐蚀形成胶掩膜，刻蚀形成沟槽，腐蚀去除胶掩膜；

第三步，在背部进行磷杂质扩散，形成N+缓冲层2，腐蚀背部氧化层；

第四步，在背部淀积P型多晶半导体材料，形成背沟槽多晶P+发射区1，如图1所示。

然后在此基础上，淀积金属铝，然后光刻腐蚀进行反刻铝，为器件引出集电极和栅电极，通过背面金属化工艺为器件引出发射极。同时图1实施例中表面栅氧化层6和栅极介质7也可以为沟槽结构，如图2所示。

实施例2