[发明专利]命令译码器

说明书

相关申请的交叉引用

本申请要求2012年2月24日向韩国知识产权局提交的申请号为10-2012-0019324的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开的实施例涉及集成电路器件和命令译码器。

背景技术

可以减轻包括便携式计算机、个人数字助理（PDA）以及手机的移动设备的重量以尽量增加其便携性。电池和半导体存储芯片可能是直接影响移动设备重量的主要元件。在半导体存储芯片（在下文中，称作“移动存储芯片”）的功耗降低的情况下，可以降低电池的容量以促使移动设备的重量减小。因此，不断地需要高性能的移动存储芯片、例如低功率移动存储芯片，以增加移动设备的便携性。

移动设备已经应用到提供各种不同服务的多媒体设备中。因而，需要操作速度快的高性能移动设备来支持多媒体设备。移动存储芯片的数据传输速度可能是直接影响移动设备的操作速度的主要因素。因此，已经着力于改善移动存储芯片的数据传输速度。

近来，已经研发了低功率双数据速率2同步动态随机存取存储器（LPDDR2SDRAM；在下文中，简称为“LPDDR2”）芯片，以显著地改善移动设备的功耗和数据传输速度。LPDDR2芯片可以在大约1.2伏特的低电源电压下显示出大约8000Mbps的数据传输速度。此外，LPDDR2芯片可以使用具有大约66纳米设计规则的工艺技术来制造，并且可以被封装成具有大约9×12mm²的平面封装尺寸。

LPDDR2芯片可以经由10个引脚同时接收命令数据和地址数据。即，经由10个引脚接收的信号包括命令信息和地址信息二者。命令译码器可以将命令数据译码以产生命令信号，地址译码器可以将地址数据译码以产生地址信号。

发明内容

本发明的实施例涉及命令译码器。

根据一个实施例，一种命令译码器包括：输入缓冲器，所述输入缓冲器被配置用于根据参考电压而在时钟脉冲信号的第一边沿、第二边沿、第三边沿、以及第四边沿缓冲并接收具有地址信息和命令信息的命令地址信号；锁存电路，所述锁存电路被配置用于在时钟脉冲信号的第一边沿和第三边沿锁存从输入缓冲器输出的命令地址信号，以产生并输出锁存信号；第一命令发生器，所述第一命令发生器被配置用于在时钟脉冲信号的第一边沿将从锁存电路输出的锁存信号译码，以产生并输出第一内部命令；以及第二命令发生器，所述第二命令发生器被配置用于在时钟脉冲信号的第三边沿将从锁存电路输出的锁存信号译码，以产生并输出第二内部命令。

根据一个实施例，一种命令译码器包括：锁存电路，所述锁存电路被配置用于在包括时钟脉冲信号的第一边沿、第二边沿、第三边沿以及第四边沿的持续时间内锁存具有地址信息和命令信息的命令地址信号以产生锁存信号，所述命令地址信号在时钟脉冲信号的第一边沿和第三边沿被锁存；第一译码器，所述第一译码器被配置用于在第一脉冲信号的脉冲产生的时刻将锁存信号译码，由此产生第一内部命令；以及第一脉冲信号发生器，所述第一脉冲信号发生器被配置用于在第一内部命令产生时产生包括与时钟脉冲的第一边沿同步产生的脉冲的第一脉冲信号。

根据一个实施例，一种命令译码器包括：输入缓冲器，所述输入缓冲器被配置用于根据参考电压而在时钟脉冲信号的第一边沿和第三边沿缓冲并接收具有地址信息和命令信息的命令地址信号；以及锁存电路，所述锁存电路被配置用于在时钟脉冲信号的第一边沿和第三边沿锁存从输入缓冲器输出的命令地址信号，以产生并输出锁存信号。

附图说明

结合附图和所附具体说明，本发明发明构思的实施例将更加清楚。

图1是说明LPDDR2芯片中所使用的典型命令译码器的配置的一个实例的框图。

图2是说明图1所示的典型命令译码器的操作的一个实例的时序图。

图3是说明根据一个实施例的命令译码器的配置的一个实例的框图。

图4是说明图3所示的命令译码器的第一脉冲信号发生器的一个实例的框图。

图5是说明图4所示的第一脉冲信号发生器的操作的一个实例的时序图。

图6是说明图3所示的命令译码器的操作的一个实例的时序图。

具体实施方式