[发明专利]半导体器件及其制造方法

说明书

技术领域

本公开涉及半导体领域，更具体地，涉及一种能够改进接触部形成的半导体器件及其制造方法。

背景技术

半导体器件在形成之后，需要形成接触部以便与外部进行电连接。但是，常规的接触部形成方法存在着一些问题。

具体地，图1(a)示出了一个示例半导体器件的剖面图。如图1(a)所示，该半导体器件包括在半导体衬底100中形成的两个单元器件，这两个单元器件例如通过浅沟槽隔离(STI)101而彼此隔离。每一单元器件包括在半导体衬底100上形成的栅极102(栅极102的侧面上形成有侧墙103)以及在半导体衬底100中位于栅极102两侧形成的源/漏区104。这种半导体器件在本领域中是公知的，存在多种方法来制造这种半导体器件，在此不再赘述。

为了实现与外部的电连接，需要制造到栅极102、源/漏区104的接触部。为此，优选地，进行硅化处理以在栅极102顶部以及源/漏区104顶部形成金属硅化物层105。然后，如图1(b)所示，淀积层间电介质层106。在层间电介质层106中，在与栅极102、源/漏区104相对应的位置处，通过一个刻蚀步骤形成接触孔，并以导电材料(通常采用W、TiN等)填充接触孔来形成接触部107-1和107-2。

但是，栅极102上的接触部107-2和源/漏区104上的接触部107-1具有不同的高度，因此相应接触孔的深度不同。这种不同深度接触孔的刻蚀和填充是困难的。

因此，需要一种新颖的半导体器件及其制造方法，其中能够改进接触部的形成。

发明内容

本公开的目的在于提供一种半导体器件及其制造方法。

根据本公开的一个方面，提供了一种制造半导体器件的方法，包括：在半导体衬底上形成栅极和源/漏区；在所述源/漏区上外延生长牺牲源/漏；在半导体衬底上形成层间电介质层，并对其进行平坦化，以露出牺牲源/漏；以及去除至少一部分牺牲源/漏，并在去除所述至少一部分牺牲源/漏而形成的孔中填充导电材料。

根据本公开的另一方面，提供了一种半导体器件，包括：半导体衬底；在半导体衬底上形成的栅极和源/漏区；对准于源/漏区且覆盖范围基本上与源/漏区一致的接触栓塞，其中，所述接触栓塞与栅极的顶面持平。

根据本公开的实施例，通过对准于源/漏区外延生长牺牲源/漏，并最终代之以接触栓塞，使得源/漏区的高度得以“提升”至与栅极的高度相同。这样，可以简化随后形成到栅极和源/漏区的接触部时的工艺。此外，形成的接触栓塞的覆盖范围与源/漏区的覆盖范围基本上一致，可以降低因接触栓塞引起的寄生电容。

另外，根据本公开的实施例，可以对层间电介质层、接触栓塞所用的导电材料和/或栅极中的栅导体材料，采用带应力的材料，以进一步改善器件性能。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了根据现有技术的半导体器件接触部形成的示意图；

图2示出了根据本公开实施例的半导体器件接触部形成的示意图；以及

图3-6示出了根据本公开实施例的半导体器件接触部形成改进例的示意图。

具体实施方式

以下，通过附图中示出的具体实施例来描述本公开。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的半导体器件的各种结构图及截面图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

本公开的基本思想在于：在半导体器件所形成于的半导体衬底的有源区(限定了半导体器件的源/漏区)上，通过外延生成形成牺牲源/漏。通过牺牲源/漏，来弥补源/漏区与栅极之间的高度差。随后，去除牺牲源/漏并代之以导电材料，优选地接着进行平坦化处理，形成接触栓塞，从而使得栅极与源/漏区上形成的接触栓塞高度相同，这有利于后续接触部的形成。此外，由于外延生长选择性地在半导体材料(有源区)上进行(而不在围绕有源区的电介质如STI上进行)，从而形成的接触栓塞的覆盖范围与源/漏区的覆盖范围基本上一致，因此可以降低因接触栓塞引起的寄生电容。