[发明专利]双大马士革结构中底部抗反射涂层的刻蚀方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种双大马士革结构中底部抗反射涂层的刻蚀方法。

背景技术

随着半导体制造工艺的发展，半导体芯片的面积越来越小，同时，在一个半导体芯片上的半导体器件的数量也越来越多。为了减小电路的RC延时，采用了铜代替铝作为半导体后段（BEOL,Back End Of Line）的金属互连线，并使用介电常数小的材料作为金属绝缘层。

由于铜难以被刻蚀，因此传统上用于形成铝金属布线的刻蚀技术对于铜来说是不适用的。为此，一种被称为双大马士革（Dual Damascene）结构的布线方式被开发出来。所谓双大马士革结构工艺是指：现在介质层中开出互连沟槽和通孔，然后通过电镀或化学镀铜在互连沟槽和通孔中淀积铜，再利用化学机械抛光（CMP）将过填的铜磨去。

当半导体技术进入到40纳米以下技术节点，在后段一倍设计规格双大马士革结构（1XDD）中，为了提高金属绝缘层的绝缘效果，普遍采用超低介电常数（ULK，Ultra Low K）材料作为金属绝缘层。由于ULK绝缘层中含有大量多孔（porous）结构，因此在等离子体刻蚀过程中ULK绝缘层很容易被损坏而导致翘曲（bowing）/扭曲（kinks）等不利后续填充,以及金属断开和金属短接等一系列不利电性和良率的因数。这就要求在刻蚀过程中选择尽可能小伤害ULK绝缘层的步骤，同时也要求更稳定的刻蚀深度均匀度控制，在保证安全刻蚀余度（Process Window）的同时，来减少主刻蚀（Main etch）后的过刻蚀（Over etch）的百分比，以减少对ULK绝缘层的损坏。

在双大马士革工艺，开底部抗反射涂层（BARC，BottomAnti-Reflective Coating）是一个非常重要的步骤。目前开BARC的刻蚀工艺普遍采用的是基于CxFy和CxHyFz的等离子刻蚀，这类气体使光阻对下面的氧化层的刻蚀选择比较低（通常在2：1以下）。为克服由于在不同图案（例如稀疏区（ISO）/密集区（Dense））以及晶片中间、周边刻蚀率的差异而引起的深度差，需要必要的过刻蚀来保证BARC刻蚀完全性。目前开BARC的刻蚀工艺请参考图1A及图1B，结合1A及图1B，目前的BARC刻蚀工艺具体地包括以下步骤:

S1：提供半导体衬底，其中所述半导体衬底上已经从下至上依次制备好第一金属层、刻蚀阻挡层103、第一介质层104、第二介质层105、第一硬掩模层106、第二硬掩模层107、以及第三硬掩模层108，其中在所述第一硬掩模层106、第二硬掩模层107以及第三硬掩模层108中形成开槽，并且BARC 109填充所述开槽并覆盖在所述第三硬掩模层108上，且所述BARC 109上覆盖有图形化的光阻110；其中，所述第一金属层包括金属层间介质层101及位于所述金属层间介质层101中的第一金属102；所述肆意介质层104为ULK绝缘层，所述第二介质层105为二氧化硅层，所述第一硬掩模层106为SiN层，所述第二硬掩模层107为二氧化硅层，所述第三硬掩模层108为低温氧化层；如图1A所示；

S2：以所述图形化的光阻110为掩模，采用CxFy和CxHyFz的等离子对所述BARC 109及所述第二介质层105进行刻蚀，并进行必要的过刻蚀，刻蚀完成后的器件结构图如图1B所示。

然而，上述目前的开BARC的刻蚀工艺使得刻蚀率快的地方的氧化层被过度刻蚀过多，而刻蚀率慢的地方过度刻蚀比较少，造成刻蚀深度不均匀。具体的刻蚀情况请参考图2A及图2B，其中图2A为目前的开BARC工艺在BARC打开后Dense区域的光阻/BARC剩余及氧化层损失示意图，图2B为目前的开BARC工艺在BARC打开后ISO区域的光阻/BARC剩余及氧化层损失示意图，如图2A及图2B所示，Dense区域的光阻/BARC剩余1400埃，氧化层损失1060埃；ISO区域的光阻/BARC剩余1400埃，氧化层损失650埃。由图2A及图2B可知，采用目前的BARC刻蚀工艺，Dense区域与ISO区域的刻蚀深度非常不均匀（高达400埃以上的差异）

因此，有必要对现有的开BARC的刻蚀工艺进行改进，以提高BARC的刻蚀效果。

发明内容

本发明的目的在于提供一种双大马士革结构中底部抗反射涂层的刻蚀方法，以提高BARC的刻蚀效果。