[发明专利]一种双大马士革结构的制备方法有效
| 申请号： | 201210337282.5 | 申请日： | 2012-09-12 |
| 公开（公告）号： | CN103681463A | 公开（公告）日： | 2014-03-26 |
| 发明（设计）人： | 王新鹏;胡敏达;周俊卿 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 大马士革 结构 制备 方法 | ||
1.一种双大马士革结构的制备方法，包括：
提供半导体衬底；
在所述衬底上依次形成蚀刻停止层，介电层、硬掩膜叠层、金属硬掩膜层；
蚀刻所述金属硬掩膜层、所述硬掩膜叠层形成锥形开口；
在所述金属掩膜层上形成图案化的通孔掩膜层；
蚀刻所述介电层，形成多个沟槽和通孔；
采用金属材料填充所述多个沟槽和通孔，执行化学机械平坦化步骤。
2.根据权利要求1所述方法，其特征在于，所述通孔掩膜层包括依次沉积的ODL层、Si-BARC层以及图案化的光刻胶层。
3.根据权利要求2所述方法，其特征在于，蚀刻所述介电层形成多个沟槽和通孔的同时去除所述ODL层、所述Si-BARC层以及所述光刻胶层。
4.根据权利要求3所述方法，其特征在于，所述蚀刻方法为干法蚀刻。
5.根据权利要求1所述方法，其特征在于，所述硬掩膜叠层包括依次层叠的低K材料硬掩膜层和氧化物硬掩膜层。
6.根据权利要求5所述方法，其特征在于，所述低K材料硬掩膜层为BD材料层。
7.根据权利要求6所述方法，其特征在于，所述BD材料层的介电常数小于或等于2.7。
8.根据权利要求5所述方法，其特征在于，所述氧化物硬掩膜层为TEOS材料层。
9.根据权利要求1所述方法，其特征在于，蚀刻至所述介电层形成所述锥形开口，所述锥形开口在介电层中的深度为10-200A。
10.根据权利要求1所述方法，其特征在于，所述锥形开口的侧壁与所述锥形开口的上水平面之间的夹角为77-83°。
11.根据权利要求1所述方法，其特征在于，所述金属硬掩膜层为TiN、TaN、Ti和Ta中的一种或多种组合。
12.根据权利要求1所述方法，其特征在于，所述金属硬掩膜层的厚度为100-450埃。
13.根据权利要求1所述方法，其特征在于，所述平坦化步骤中至少终止于所述锥形开口的下方，以完全去除所述锥形开口。
14.根据权利要求1所述方法，其特征在于，在所述半导体衬底和蚀刻停止层之间依次沉积层间介质材料层、另一蚀刻停止层、另一介电层。
15.根据权利要求14所述方法，其特征在于，在所述层间介质材料层、所述另一介电层中形成镶嵌的金属互连结构。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210337282.5/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种铜导线绝缘材料阻挡体的制备方法
- 下一篇：沟槽结构的制造方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
