[发明专利]一种金属硅化物的形成方法有效
申请号: | 201210337318.X | 申请日: | 2012-09-12 |
公开(公告)号: | CN103681291A | 公开(公告)日: | 2014-03-26 |
发明(设计)人: | 王新鹏;张海洋 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/285 | 分类号: | H01L21/285 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 董巍;高伟 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 金属硅 形成 方法 | ||
1.一种金属硅化物的形成方法,包括:
提供半导体衬底,所述衬底上包含至少一个位于核心区域的金属栅极、至少一个位于I/O区域的多晶硅栅极以及位于上述栅极之间的第一层间介质层;
在所述衬底上形成图案化的接触沟槽掩膜层;
以所述接触沟槽掩膜层为掩膜,蚀刻所述第一层间介质层,以在所述金属栅极和所述多晶硅栅极两侧的有源区形成接触沟槽,以露出所述衬底和所述多晶硅栅极;
去除所述接触沟槽掩膜层;
在所述露出的衬底上以及所述多晶硅栅极上形成金属硅化物。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括在所述衬底上沉积第二层间介质层并平坦化的步骤。
3.根据权利要求2所述的方法,其特征在于,所述方法还包括以下步骤:
蚀刻所述第二层间介质层,以形成接触孔并露出所述金属硅化物;
采用金属材料填充所述接触孔,以形成接触塞,实现电连接。
4.根据权利要求1所述的方法,其特征在于,所述至少一个金属栅极包括至少一个PMOS金属栅极和至少一个NMOS金属栅极。
5.根据权利要求4所述的方法,其特征在于,所述PMOS金属栅极和所述NMOS金属栅极两侧的有源区形成相同的金属硅化物。
6.根据权利要求4所述的方法,其特征在于,所述PMOS金属栅极和所述NMOS金属栅极两侧的有源区形成不同的金属硅化物。
7.根据权利要求6所述的方法,其特征在于,在所述衬底上形成图案化的接触沟槽掩膜层;以所述接触沟槽掩膜层为掩膜,蚀刻所述第一层间介质层,以在所述金属栅极和所述多晶硅栅极两侧的有源区形成接触沟槽的步骤包括:
在所述衬底上形成一界面层,在所述界面层上形成图案化的第一接触沟槽掩膜层;
以所述第一接触沟槽掩膜层为掩膜,蚀刻所述界面层、第一层间介质层,以在所述NMOS金属栅极两侧的有源区形成接触沟槽;
去除所述第一接触沟槽掩膜层;
在NMOS金属栅极两侧的有源区上形成第一金属硅化物;
沉积一牺牲层并平坦化,以填充所述接触沟槽并覆盖所述界面层;
在所述牺牲层上形成第二接触沟槽掩膜层;
以所述第二接触沟槽掩膜层为掩膜,蚀刻所述牺牲层、所述界面层和所述第一层间介质层,以在所述PMOS金属栅极和所述多晶硅栅极两侧的有源区形成接触沟槽并露出所述多晶硅栅极;
去除所述第二接触沟槽掩膜层;
在所述PMOS金属栅极和所述多晶硅栅极两侧的有源区上以及多晶硅栅极上形成第二金属硅化物;
去除所述牺牲层、界面层。
8.根据权利要求7所述的方法,其特征在于,所述牺牲层、界面层选用高含量的SiARC层。
9.根据权利要求1所述的方法,其特征在于,所述金属硅化物中的金属为钨,钛,钴,镍,铝,钇,镱和铒中的一种或多种。
10.根据权利要求1所述的方法,其特征在于,所述金属硅化物中的金属为镍。
11.根据权利要求1所述的方法,其特征在于,所述多晶硅栅极上和金属栅极两侧的有源区上同时形成金属硅化物。
12.根据权利要求1所述的方法,其特征在于,所述金属硅化物的厚度为60-250埃。
13.根据权利要求3所述的方法,其特征在于,不设置介质蚀刻停止层,直接蚀刻所述第二层间介质层,以露出所述金属硅化物。
14.根据权利要求1所述的方法,其特征在于,所述金属硅化物形成过程中接触沟槽的高宽比为0.8-1.2。
15.根据权利要求1所述的方法,其特征在于,所述第一层间介质层为氧化物。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210337318.X/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造