[发明专利]稳压器

说明书

技术领域

本发明涉及接受输入电压而产生固定的输出电压Vout的稳压器，更具体涉及稳压器的过渡响应特性和稳定动作。

背景技术

一般，稳压器接受输入到输入端子15的输入电压Vin，在输出端子16产生固定的输出电压Vout。稳压器根据负载的变动供给电流，将输出电压Vout始终保持固定。

图2是现有的稳压器的电路图。

基准电压电路110生成基准电压Vref。泄放（bleeder）电阻111及112，将输出端子16的输出电压Vout分压，生成反馈电压Vfb。基准电压Vref和反馈电压Vfb输入差动放大器120的输入端子。差动放大器120的输出电压输入到构成第一源极接地放大电路的MOS晶体管123的栅极端子。MOS晶体管123的源极端子与输入端子15连接，漏极端子与恒流源124、电阻121和电容122连接。MOS晶体管123的输出，经由电阻121输入到构成第二源极接地放大电路的MOS晶体管114的栅极端子。MOS晶体管114的源极端子与输入端子15连接，漏极端子与泄放电阻111连接。稳压器的输出端子16是MOS晶体管114和泄放电阻111的接点。稳压器的输出端子16与负载电容CL和具有负载电阻RL的负载连接。

对现有的稳压器的动作进行说明。

在基准电压Vref大于反馈电压Vfb的情况下，差动放大器120的输出升高，MOS晶体管123的导通（ON）电阻变大。若MOS晶体管123的导通电阻变大，则MOS晶体管114的栅极端子的电压通过电阻121而降低。由于MOS晶体管114的导通电阻变小，所以输出电压Vout升高。因而，稳压器以使反馈电压Vfb和基准电压Vref相等的方式工作。在反馈电压Vfb大于基准电压Vref的情况下，进行与上述相反的动作，输出电压Vout会降低。

通常稳压器将反馈电压Vfb和基准电压Vref保持成相等，从而产生固定的输出电压Vout。

为了提高过渡响应特性，稳压器有必要扩大频率波段。现有的稳压器，通过设计成电压3级放大电路结构，即便在较少的消耗电流也扩大频率波段，从而提高过渡响应特性。但是，电压3级放大电路结构，由于相位被延迟180度以上，所以容易陷入振荡等的不稳定动作中。因此，在现有的稳压器中，附加电阻121和电容122。由电阻121和MOS晶体管114的寄生电容产生零点而对电压3级放大电路产生的相位的延迟进行相位补偿，从而确保稳定动作（例如，参照专利文献1）。

专利文献

专利文献1：日本特开2005－215897号公报。

发明内容

现有的稳压器中，通过附加电阻121和电容122，进行相位补偿并确保稳定动作。另一方面，为了控制MOS晶体管114的栅极电压，需要对MOS晶体管114的寄生电容的电荷进行充放电。

因而，在现有的稳压器中，对MOS晶体管114的寄生电容的电荷进行充放电时，因电阻121的影响而电荷的充放电会产生延迟。由于在MOS晶体管114的寄生电容的充放电产生延迟，所以存在负载过渡响应中输出电压Vout的下冲、过冲变大的课题。

本发明鉴于上述课题而完成，提供过渡响应特性良好且确保稳定动作的稳压器。

为了解决上述课题，本发明在由差动放大器、具备相位补偿电路的第一源极接地放大电路、和输出电路即第二源极接地放大电路构成的电压3级放大电路以外，在差动放大器与第二源极接地放大电路之间追加第三源极接地放大电路。

即，稳压器具备：差动放大器，其输入基准电压电路输出的基准电压和将稳压器的输出电压分压后的反馈电压，将其差值放大并输出；第一MOS晶体管，其栅极端子与差动放大器的输出端子连接；第一恒流源，其设于第一MOS晶体管和接地端子之间；输出MOS晶体管，其栅极端子经由相位补偿电路与第一MOS晶体管的漏极端子连接；第二MOS晶体管，其栅极端子上被输入差动放大器的输出，漏极端子与输出MOS晶体管的栅极端子连接；以及第二恒流源，其设于第二MOS晶体管和接地端子之间。

构成第三源极接地放大电路的MOS晶体管的输出，不经电阻而与输出MOS晶体管的栅极连接。因而，输出MOS晶体管的栅极能够无延迟地进行控制。因而，即便利用具备相位补偿电路的电压3级放大电路，也能不经相位补偿电路的电阻而控制输出MOS晶体管的栅极，因此能够改善过渡响应特性。

附图说明

图1是第一实施方式的稳压器的电路图；

图2是现有的稳压器电路的电路图；

图3是第二实施方式的稳压器的电路图；

图4是第三实施方式的稳压器的电路图；