[发明专利]一种驱动发光器件的单片集成电路

说明书

技术领域

本发明涉及一种驱动发光器件的单片集成电路。

背景技术

发光器件都需要一定的电路予以驱动。现有技术的驱动发光器件的单片集成电路一般是由电阻、双极型晶体管、电感和电容搭建的，这些器件的中有储能元件，因此就影响到了电路的相应速度；同时，这些电子元器件在集成电路中所占面积较大，不利于集成电路的集成。

发明内容

本发明的发明目的在于：针对上述存在的问题，提供一种MOS构建的驱动发光器件的单片集成电路。

本发明采用的技术方案是这样的：一种驱动发光器件的单片集成电路，包括第一输入端、第二输入端和输出端，所述输出端连接至发光器件；该电路还包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三PMOS晶体管、第一电容和第二电容。所述第三NMOS晶体管与第四NMOS晶体管采用参数相同的NMOS晶体管，所述第三PMOS晶体管与第二PMOS晶体管为参数相同的PMOS晶体管。

所述第一输入端连接至第一NMOS晶体管管的栅极、第二PMOS晶体管的栅极和第二NMOS晶体管的栅极，第二输入端连接至第一PMOS晶体管的栅极、第三NMOS晶体管的栅极和第四NOMS晶体管的栅极；第一电容的一端连接至输出端和第二PMOS晶体管的源极，另一端连接至第一PMOS晶体管的漏极和第一NMOS晶体管的源极；第二电容的一端连接至第四NMOS晶体管的漏极和第三PMOS晶体管的栅极，另一端连接至第一PMOS晶体管的漏极和第一NMOS晶体管的源极；第一PMOS晶体管的源极、第一NMOS晶体管的漏极和第三PMOS晶体管的源极均连接电压源；第三NMOS晶体管的源极和第四NMOS晶体管的源极均接地；第二NMOS晶体管的漏极连接至第二PMOS晶体管的漏极和第三PMOS晶体管的漏极，源极连接至第三NMOS晶体管的漏极。

综上所述，由于采用了上述技术方案，本发明的有益效果是：电路结构简单，相应速度快，MOS管所占芯片面积较小，适合于集成电路的集成。

附图说明

图1是本发明驱动发光器件的单片集成电路的电路原理图。

具体实施方式

下面结合附图，对本发明作详细的说明。

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图1所示，是本发明驱动发光器件的单片集成电路的电路原理图。

本发明的一种驱动发光器件的单片集成电路，包括第一输入端IN1、第二输入端IN2和输出端OUT，所述输出端OUT连接至发光器件，其特征在于，该电路还包括第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、第一NMOS晶体管N1、第二NMOS晶体管N2、第三PMOS晶体管N3、第一电容C1和第二电容C2。

下面结合图1对本发明上述的各电子元器件间的连接关系做详细说明：所述第一输入端IN1连接至第一NMOS晶体管管N1的栅极、第二PMOS晶体管P2的栅极和第二NMOS晶体管N2的栅极，第二输入端IN2连接至第一PMOS晶体管P1的栅极、第三NMOS晶体管N3的栅极和第四NOMS晶体管N4的栅极；第一电容C1的一端连接至输出端OUT和第二PMOS晶体管P2的源极，另一端连接至第一PMOS晶体管P1的漏极和第一NMOS晶体管N1的源极；第二电容C2的一端连接至第四NMOS晶体管N4的漏极和第三PMOS晶体管P3的栅极，另一端连接至第一PMOS晶体管P1的漏极和第一NMOS晶体管N1的源极；第一PMOS晶体管P1的源极、第一NMOS晶体管N1的漏极和第三PMOS晶体管P3的源极均连接电压源VDD；第三NMOS晶体管N3的源极和第四NMOS晶体管N4的源极均接地；第二NMOS晶体管N2的漏极连接至第二PMOS晶体管P2的漏极和第三PMOS晶体管P3的漏极，源极连接至第三NMOS晶体管N3的漏极。

在本发明技术方案中的电路，所述第三NMOS晶体管N3与第四NMOS晶体管N4为参数相同的NMOS晶体管。

在本发明技术方案中的电路，所述第三PMOS晶体管P3与第二PMOS晶体管P2为参数相同的PMOS晶体管。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。