[发明专利]一种全MOS型比较器电路

说明书

技术领域

本发明涉及一种全MOS型比较器电路。

背景技术

比较器是电子电路里面经常用到的，现有技术的构成比较器的电路一般是由双极型晶体管、电阻和电容构建而成的，由于双极型晶体管自身的特性，其状态转换效果较差且速度较慢，其电阻是比较耗能的原件，电容作为有源元件也会影响到电路的速度。同时，双极型晶体管、电阻和电容在集成电路里面所占的面积较大，不利于在集成电路中的应用。

发明内容

本发明的发明目的在于：针对上述存在的问题，提供一种全MOS管构建的全MOS型比较器电路。

本发明采用的技术方案是这样的：一种全MOS型比较器电路，该全MOS型比较器电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管和第二NMOS管。

所述各MOS管间的连接关系为：第一PMOS管的源极连接电压源，漏极连接第二PMOS管的源极和第三PMOS管的源极，栅极连接第二PMOS管的漏极、第一NMOS管的漏极和第二NMOS管的栅极；第二PMOS管的栅极与第一NMOS管的栅极和第一输入端连接；第三PMOS管的栅极与第四PMOS管的栅极和第二输入端连接，漏极与第四PMOS管的源极、第五PMOS管的栅极和第六PMOS管的栅极连接；第四PMOS管的漏极与第一NMOS管的源极和第二NMOS管的漏极连接；第五PMOS管的漏极与第六PMOS管的源极和输出端连接；第六PMOS管的漏极接地；第二NMOS管的源极接地。

上述的电路中。所述第三PMOS管和第四PMOS管为参数相同的PMOS管，所述第五PMOS管和第六PMOS管为参数相同的PMOS管。

综上所述，由于采用了上述技术方案，本发明的有益效果是：全MOS结构，MOS管的控制特性好，相应速度快，在集成电路中所占面积小，适合用于集成电路中设计该全MOS型比较器电路。

附图说明

图1是本发明全MOS型比较器电路的电路原理图。

具体实施方式

下面结合附图，对本发明作详细的说明。

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图1所示，是本发明全MOS型比较器电路的电路原理图。

本发明的一种全MOS型比较器电路，该全MOS型比较器电路包括六只PMOS管和两只NMOS管；其中所述六只PMOS管分别为：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5和第六PMOS管P6，两只NMOS管分别为：第一NMOS管N1和第二NMOS管N2；在本发明的电路中，所述第三PMOS管P3和第四PMOS管P4选用参数相同的PMOS管，所述第五PMOS管P5和第六PMOS管P6选用参数相同的PMOS管。

下面结合图1对本发明上述的8个MOS管之间的连接关系做进一步的说明：所述第一PMOS管P1的源极连接电压源VDD，漏极连接第二PMOS管P2的源极和第三PMOS管P3的源极，栅极连接第二PMOS管P2的漏极、第一NMOS管N1的漏极和第二NMOS管N2的栅极；第二PMOS管P2的栅极与第一NMOS管N1的栅极和第一输入端IN1连接；第三PMOS管P3的栅极与第四PMOS管P4的栅极和第二输入端连接，漏极与第四PMOS管P4的源极、第五PMOS管P5的栅极和第六PMOS管P6的栅极连接；第四PMOS管P4的漏极与第一NMOS管N1的源极和第二NMOS管N2的漏极连接；第五PMOS管P5的漏极与第六PMOS管P6的源极和输出端OUT连接；第六PMOS管P6的漏极接地；第二NMOS管N2的源极接地。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。