[发明专利]用于制备LED倒装芯片的图形化衬底

说明书

技术领域

 本发明涉及用于制备LED倒装芯片的图形化衬底。

背景技术

对于传统倒装加背镀的矩形腔结构的LED，因为蓝宝石的折射率为1.76，氮化镓的折射率为2.4，由于折射率不一致而导致光子由外延层中的量子阱中发出后，经过蓝宝石衬底介质时，会形成反射，出射角大于全反射角的光子由于光路没有突变，最终只能在器件内部来回多次反射，能量慢慢衰减为零。理论上大约只有不到一半的光子出射角度小于全反射角，从而能从器件表面出射，这是导致倒装芯片的光取出效率较低的主要原因之一。

发明内容

 本发明的目的是针对现有技术中的LED倒装芯片出光率低的问题，提供一种有效增加出光率的图形化衬底。

为达到以上目的，本发明提供了一种用于制备LED倒装芯片的图形化衬底，它包括蓝宝石基底、沉积于所述的蓝宝石基底上表面的一层或多层半导体材料薄膜，所述的半导体材料薄膜上刻蚀形成有图形阵列，其中，所述的半导体材料薄膜的折射率介于蓝宝石衬底的折射率与GaN材料的折射率之间，本发明所述的图形衬底是利用ICP刻蚀工艺制备，所述的新型图形衬底主要针对LED倒装芯片，配合背镀工艺，能极大提升出光率。

本发明的衬底为基于平面蓝宝石衬底，利用磁控溅射工艺在其表面沉积一层或多层薄膜材料，如氧化钛、氧化锌、二氧化硅等材料，这几层薄膜材料可以是两种材料相互间隔层叠构成的ABAB超晶格结构，也可以是几种材料相互层叠设置的ABCD叠加在一起的结构，几种材料的折射率介于蓝宝石衬底的折射率与GaN材料的折射率之间，即为1.67至2.4之间，调整多层薄膜层的厚度和材料的不同，能最大程度上破坏光子的全发射概率。

作为本专利的进一步优化方案，所述的一层或多层半导体薄膜材料的总厚度不超过1000 nm，并且小于刻蚀的深度。

作为本专利的进一步优化方案，所述的一层或多层半导体薄膜材料的总厚度为100 nm～600 nm。

作为本专利的进一步优化方案，所述的半导体材料包括氧化钛、氧化锌、二氧化硅、氧化镁。

作为本专利的进一步优化方案，所述的半导体材料薄膜上刻蚀形成有锥形或柱形的图形阵列。该衬底的图形为锥形或柱状，锥形图形的尺寸为，高度1～3 um；直径1～5 um；间距0.2～1um；柱状图形的尺寸，高度1～2.5 um，柱形底部直径1～5 um；间距 0.3～0.4 um。

由于采用了以上技术方案，本发明通过插入单层或多层薄膜材料，再利用ICP刻蚀出图形阵列，可以实现倒装芯片光取出效率提升的目的。通过简单的增加平片蓝宝石衬底表面的薄膜材料，利用现有ICP刻蚀工艺，无需另外增加任何倒装芯片工艺，与现有的芯片工艺完全兼容。本发明通过制备新型图形衬底工艺技术，破坏了光子在蓝宝石材料中的全反射光路，可以在最大程度上增加出光效率15 %以上。

附图说明

图1为根据本发明的锥形图形衬底的示意图，其表面覆盖一层氧化钛、氧化锌、氧化硅等薄膜材料；

图2为图1的剖面结构示意图，其展示了锥形图形衬底截面轮廓；

图3为根据本发明的柱状图形衬底的示意图，其氧化铝表面有不同折射率材料叠加而成；

图4为图3的剖面结构示意图，其展示了柱形图形衬底截面轮廓。

具体实施方式

下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。

 参见附图1至附图4所示，一种用于制备LED倒装芯片的图形化衬底，它包括蓝宝石基底、沉积于蓝宝石基底上表面的一层或多层半导体材料薄膜，半导体材料薄膜上刻蚀形成有图形阵列，其中，半导体材料薄膜的折射率介于蓝宝石衬底的折射率与GaN材料的折射率之间，本发明图形衬底是利用ICP刻蚀工艺制备，新型图形衬底主要针对LED倒装芯片，配合背镀工艺，能极大提升出光率。

本发明的衬底为基于平面蓝宝石衬底，利用磁控溅射工艺在其表面沉积一层或多层薄膜材料，如氧化钛、氧化锌、二氧化硅、氧化镁等材料，这几层薄膜材料可以是两种材料相互间隔层叠构成的ABAB超晶格结构，也可以是几种材料相互层叠设置的ABCD叠加在一起的结构，几种材料的折射率介于蓝宝石衬底的折射率与GaN材料的折射率之间，即为1.67至2.4之间，调整多层薄膜层的厚度和材料的不同，能最大程度上破坏光子的全发射概率。上述一层或多层半导体薄膜材料的总厚度不超过1000 nm，并且小于刻蚀的深度。在其他的实时方式中，其总厚度为100 nm～600 nm。