[发明专利]包括III-V 族化合物半导体层的半导体器件及其制造方法

说明书

技术领域

本公开涉及半导体器件及制造该半导体器件的方法，更具体而言，涉及包括III-V族化合物半导体层的半导体器件及制造该半导体器件的方法。

背景技术

由于半导体器件被高度集成，所以半导体器件的元件的尺寸和它们之间的距离减小。例如，在硅（Si）基晶体管中，源电极、漏电极和栅电极的尺寸和它们之间的距离减小。由于栅电极的尺寸减小，所以沟道的长度也减小，因此由于短沟道效应导致晶体管的特性恶化。

为了应对栅电极的尺寸方面的限制，正在研究用III-V族材料代替沟道材料的技术。而且，正在研究将Si器件和包括III-V族材料的光学器件集成为一个器件的技术以及在Si基板上制造包括高效率的III-V族材料的太阳能电池的技术。

然而，由于III-V族材料与Si之间的晶格常数和热导率之间的大的差异，在两种材料之间的界面上形成大量缺陷。这样，在Si基器件中使用III-V族材料会受到限制。

发明内容

提供了一种包括III-V族化合物半导体层的具有减少的生长缺陷的半导体器件。

提供了制造该半导体器件的方法。

额外的方面将在后面的描述中部分的阐述，部分地从该描述变得明显，或者可以通过实践所给出的实施方式而获知。

根据本发明的一方面，半导体器件包括：硅（Si）基板，包括孔；硬掩模，在基板上围绕孔形成；第一材料层，填充在孔内并形成在所述硬掩模上；上材料层，形成在第一材料层上；和器件层，形成在上材料层上，其中第一材料层是III-V族材料层。

该III-V族材料层可以是III-V族化合物半导体层。

上材料层可以是第一材料层的一部分。

上材料层可以使用与第一材料层相同的材料或不同的材料形成。

半导体器件还可以包括形成在第一材料层与上材料层之间的缓冲层。

半导体器件还可以包括：第一势垒层，形成在第一材料层与上材料层之间；和第二势垒层，形成在上材料层上。

器件层可以包括鳍场效应晶体管（FinFET）、太阳能电池、发光二极管（LED）或激光二极管（LD）。

缓冲层可以使用与第一材料层相同的材料或不同的材料形成。

第一势垒层和第二势垒层可以通过使用带隙大于用于形成上材料层的材料的带隙的材料形成。

第一势垒层和第二势垒层可以通过使用与第一材料层相同的材料或不同的材料形成。

填充在孔中的第一材料层可以包括空的空间。

根据本发明的另一方面，制造半导体器件的方法包括：在硅基板的上表面上形成用于暴露上表面的一部分的硬掩模；在基板的暴露部分中形成孔；在硬掩模上生长第一材料层以填充孔；在第一材料层上生长上材料层；和在上材料层上形成器件层，其中第一材料层是III-V族材料层。

III-V族材料层可以是III-V族化合物半导体层。

上材料层与第一材料层之间的相互关系可以如上所述。

上材料层可以是第一材料层的一部分，且可以依次生长第一材料层和上材料层。

器件层可以如上所述。

该方法还可以包括：平坦化第一材料层的上表面；在第一材料层的平坦化的上表面上生长缓冲层；和在缓冲层上生长上材料层。

缓冲层可以如上所述。

该方法还可以包括使用带隙大于用于形成上材料层的材料的带隙的材料在第一材料层与上材料层之间生长第一势垒层。在此情形下，该方法还可以包括使用带隙大于用于形成上材料层的材料的带隙的材料在上材料层上生长第二势垒层。

第一势垒层可以使用与第一材料层相同的材料或不同的材料生长。第二势垒层可以使用与第一材料层相同的材料或不同的材料生长。

第一材料层和上材料层可以使用二元、三元或四元III-V族化合物半导体生长。

根据本发明的实施方式，具有预定深度的孔形成在Si基板的限定区域中，III-V族材料从孔的侧表面和Si基板上生长。这样，Si材料与III-V族材料之间的界面上的缺陷区域可以被限制在孔内侧。因此，形成在Si基板上的III-V族材料的缺陷密度被大大减小。如果调节III-V族材料的生长条件以在孔中生长的III-V族材料中形成诸如空隙的空的空间，形成在Si基板上的III-V族材料的缺陷密度可以进一步减小。

由于在半导体器件中使用具有低的缺陷密度的III-V族材料（化合物半导体），所以可以改善半导体器件的特性。

附图说明