[发明专利]包括反熔丝电路的半导体器件和向反熔丝电路写入地址的方法

说明书

本申请是申请号为200810173861.4、申请日为2008年10月29日、申请人为“尔必达存储器株式会社”的发明专利申请的分案申请。

技术领域

本发明涉及一种反熔丝电路和包括该反熔丝电路的半导体器件，更具体来说，涉及一种能够高速向反熔丝元件进行写操作的反熔丝电路和包括该反熔丝电路的半导体器件。本发明还涉及一种向这样的反熔丝电路写入地址的方法。

背景技术

在诸如DRAM（动态随机存取存储器）的半导体器件中，通过冗余单元来替代不能正当操作的缺陷单元，以修复缺陷地址。在存储缺陷地址的过程中，通常地，使用熔丝元件（参见第H10-75170号和第2006-147651号日本专利申请公开）。处于初始状态的熔丝元件是导电的。当通过激光束照射来切割熔丝元件时，可以以非易失的方式存储缺陷地址。因此，当多个这样的熔丝元件被布置为切割期望的熔丝元件时，变得可以存储期望的地址。因此，传统的熔丝元件通过从导电状态变为绝缘状态，来以非易失的方式存储信息。

另一方面，近来，称作“反熔丝元件”的元件引起了广泛的关注（第2004-227361号日本专利申请）。与传统的熔丝元件相反，反熔丝元件通过从绝缘状态变为导电状态来存储信息。通过施加高压导致的介质击穿来执行向反熔丝元件写入信息。因此，与传统的熔丝元件不同，当写入时，激光束的照射不是必须的。这导致了缺陷地址的高速写入，并去除了诸如激光调阻器的装置。此外，不会发生由于激光束照射导致的钝化膜的破坏，由此还可以提高产品可靠性。

在晶片状态下进行操作测试后，执行将缺陷地址写入到反熔丝元件。不对每个芯片执行晶片状态下的操作测试，但是通常地，对多个芯片并行地执行测试。即，当每个时钟端子、地址端子和指令端子公共地连接在经受测试的多个芯片之间时，向这些芯片施加时钟信号、地址信号和指令信号，在该状态下，实际地执行数据写入或数据读取。至少输出数据需要对于每个芯片是单独的，因此，不必说，数据输入/输出端子没有公共地连接。

如上所述，在晶片状态下进行操作测试时，地址端子公共地连接在接受测试的芯片之间，出于这个原因，不能对每个芯片提供单独的地址。然而，不必说，检测的缺陷地址根据每个芯片而不同。因此，必须对每个芯片单独地执行缺陷地址的写操作，因此，不能并行地执行写操作。即，尽管可以对芯片并行地执行操作测试，但是不得不对每个芯片单独地执行缺陷地址的写操作。

与通过激光束照射将缺陷地址写入熔丝元件的操作相比，可以高速地执行将缺陷地址写入反熔丝电路的操作。然而，通过施加高压导致的介质击穿来执行对反熔丝电路的写入，由此，与正常的数据输入/输出相比，花费的时间长。作为一个示例，当存在1000个均能够存储一个缺陷地址的熔丝组（fuse set）且每个熔丝组的写入时间是5毫秒（ms）时，为了对所有的熔丝组执行写入，每个芯片大约需要5秒。

根据介质击穿的电平或产生位置，经受介质击穿的反熔丝元件的电阻大大地偏离。因此，在一些情况下，存在介质击穿后的电阻处于兆欧（MΩ）的数量级。在这种情况下，变得难以确定是否反熔丝元件破坏。然而，在一次执行缺陷地址的写入的熔丝组中，表示是否使用了熔丝组的使能熔丝也破坏，由此，该熔丝组不能被存储为未用状态。这样造成的问题是：当缺陷地址的写入不成功时，需要丢弃整个芯片。

发明内容

本发明寻求解决一个或多个以上的问题，或者寻求至少部分地改善这些问题。

在一个实施例中，提供了一种具有反熔丝电路的半导体器件，所述反熔丝电路包括：反熔丝元件，永久地存储数据；锁存电路，暂时存储将要写入到反熔丝元件中的数据。

根据该实施例，在将被写入到反熔丝元件的数据被一次写入到锁存单元之后，可以实际地执行对反熔丝元件的写过程。可以以纳秒的数量级来执行对锁存电路的写入，由此，即使当每个不同的缺陷地址被写入到多个芯片时，可以以非常短的时间来完成对锁存电路的写操作。由此，可以对芯片并行地执行对反熔丝元件的实际写过程，结果，可以高速执行对反熔丝元件的写过程。

优选地，根据该实施例的反熔丝电路还包括：写晶体管，连接在锁存电路和反熔丝元件之间；控制电路，至少控制写晶体管。优选地，控制电路在使锁存电路暂时保持数据时关断写晶体管，在将保持在锁存电路中的数据写入到反熔丝元件时导通写晶体管。据此，在设置操作时，可以分隔锁存电路和反熔丝元件。因此，可以高速并安全地执行对锁存电路的设置操作。