[发明专利]半导体结构、半导体器件以及形成半导体结构的方法

说明书

技术领域

本发明的一个或多个实施方式涉及半导体结构以及用于制造半导体体结构的方法。 

背景技术

电容器可以是半导体结构的一部分。例如，电容器可以半导体芯片、集成电路或半导体器件的一部分。电容器的实例包括但不限于层叠电容器、金属-绝缘体-金属（MIM）电容器、沟道电容器以及竖直平行板（VPP）电容器。需要新型的电容器结构。 

发明内容

本发明是为了克服现技术缺陷而提供一种半导体结构、半导体器件以及形成半导体结构的方法。 

根据本发明的一个方面，提供了一种半导体结构，其包括：第一半导体层；第二半导体层，覆盖第一半导体层；第三半导体层，覆盖第二半导体层；以及电容器，设置在第一半导体层、第二半导体层和第三半导体层中，电容器包括电耦接到第一半导体层的底部电极。 

进一步地，第一半导体层是半导体衬底，第二半导体层是外延层，并且第三半导体层是外延层。 

进一步地，底部电极是通过第二半导体层和第三半导体层的电路径。 

进一步地，第一半导体层包括第一传导性类型的掺杂剂，第二半导体层包括第一传导性类型的掺杂剂，第三半导体材料包括与第一传导性类型相反的第二传导性类型的掺杂剂。 

进一步地，第一传导性类型是p型，并且第二传导性类型是n型。 

进一步地，第一半导体层的掺杂剂的浓度高于第二半导体层的掺杂剂的浓度。 

进一步地，底部电极延伸到第三半导体层的顶部表面。 

进一步地，电容器是沟道电容器。 

根据本发明的另一方面，提供一种半导体结构，其包括：第一半导体层；第二半导体层，覆盖第一半导体层；第三半导体层，覆盖第二半导体层；开口，形成在第一半导体层、第二半导体层和第三半导体层中；传导区域，设置在第一半导体层、第二半导体层和第三半导体层内，传导区域邻接开口的侧壁和底部，传导区域电耦接到第一半导体层；介电层，设置在开口内并且设置在传导区域上；以及传导层，在开口内设置在介电层上。 

进一步地，第一半导体层是半导体衬底，第二半导体层是外延层，并且第三半导体层是外延层。 

进一步地，传导区域是掺杂区域。 

进一步地，传导区域是通过第二半导体层和第三半导体层的传导路径。 

进一步地，传导区域延伸到第三半导体层的顶部表面。 

进一步地，开口是多个横向隔开的开口中的一个，介电层是多个介电层中的一个，其中每个介电层均布置在相应的开口中，传导层是多个传导层中的一个，其中每个传导层均布置在相应的介电层上。 

进一步地，传导区域、介电层和传导层形成沟道电容器。 

根据本发明的又一方面，提供了一种半导体结构，其包括：工件，具有前侧和后侧；以及电容器，设置在工件中，电容器包括电耦接到工件的后侧的电极。 

进一步地，工件是至少包括位于第一层上方的第二层的叠层。 

进一步地，电极电耦接到第一层。 

进一步地，工件至少是至少包括第一层、位于第一层上方的第二层以及位于第二层上方的第三层的叠层。 

进一步地，电极电耦接到第一层。 

进一步地，电容器是沟道电容器。 

进一步地，电极是底部电极。 

进一步地，电极形成通向工件的前侧的传导路径。 

根据本发明的又一方面，提供一种半导体结构，其包括：叠层，至少包括位于第一层上方的第二层；以及沟道电容器，设置在叠层中，沟道电容器包括电耦接到第一层的下部电极。 

进一步地，下部电极是通过第二层的传导路径。 

进一步地，下部电极是通向叠层的顶部的传导路径。 

进一步地，叠层至少包括位于第二层上方的第三层，沟道电容器附加地设置在第三层中。 

进一步地，下部电极是通过第二层和第三层的传导路径。 

进一步地，下部电极是通向叠层的顶部的传导路径。 

根据本发明的再一方面，提供一种半导体器件，其包括：叠层，至少包括位于第一层上方的第二层；以及沟道电容器，设置在叠层中，沟道电容器具有在第一层与第二层的顶部表面之间形成传导路径的底部电极。