[发明专利]适用于多类型CPU的联合仿真工具

说明书

技术领域

本发明涉及一种适用于多类型CPU（中央处理器）的联合仿真工具。

背景技术

随着集成电路工艺的不断发展以及集成电路（IC）应用领域的不断深入，IC设计的复杂度和性能复杂度较以前有了本质的提升，这对芯片设计公司和芯片应用厂商的验证方案提出了更高的要求。

针对带有内核的电路的设计，传统方法是在大型服务器或工作站上进行硬件代码的仿真，仿真结果以波形形式反映在图形界面上。在这个过程中，软件或硬件工程师将软件代码经过编译后提供给验证工程师作为硬件仿真的输入文件。这种验证方式通过人工观察波形来定位隐藏的缺陷（以下简称“BUG”）。但BUG可能出现的层次较多，可能由于硬件电路的原因，也可能由于上层软件的原因。因此当验证工程师发现问题后，会联合软件工程师一起排查。验证工程师指出波形上异常情况出现的位置，通常通过数据和地址总线一类的信号进行软件指令的定位。软件工程师通过验证工程师提供的信息对软件代码可能出现错误的地方进行BUG定位，确认和修改，之后将结果反馈给验证工程师。通常对于一个BUG，将会多次重复上述过程，而上述过程中通过波形对应到汇编代码的工作都由手工完成，这给工程师们增加很多不必要的工作量。同时由于软硬件交互层面上的工作涵盖软件和硬件两方面的知识，这给来自于不同背景的工程师带来了很大负担，无形中提高了工作的复杂度。

发明内容

本发明要解决的技术问题是提供一种适用于多类型CPU的联合仿真工具，可以有效提高验证的工作效率。

为解决上述技术问题，本发明的适用于多类型CPU的联合仿真工具，包括：

一ELF（可执行链接格式，Executable and Linkable Format）文件解释器，用于提取ELF文件中调试文件数据，该调试文件数据包括的调试信息和数据区；

一指令集反汇编器，用于加载调试文件数据，并将调试文件内部的调试信息和指令转化为相应内核指令集的内核汇编指令代码；

一波形文件解释器，加载VCD（基于ASCII码的文件格式，Value ChangeDump）波形文件，通过读取和解析VCD波形文件，对VCD波形文件中的仿真得到的多通道数字信号波形信息进行解释，生成输出波形的形式，并加载进内存中；

一波形显示器，对内存中存储的被解释过的仿真得到的多通道数字信号波形信息进行处理；

一调试器用户界面，位于所述波形显示器上，负责调用所有后台程序，加载并显示输入文件和动态调试程序；将所述内核汇编指令代码和仿真得到的多通道数字信号波形在各自的窗口中进行显示，并且实现仿真得到的多通道数字信号波形和内核汇编指令代码的相互自动对应。

为了提高整个验证过程的工作效率，可以将不必要的人工操作交由计算机进行处理。采用本发明可以将内核汇编指令代码和硬件仿真得到的多通道数字信号波形进行自动化关联，简化软件工程师和验证工程师处理软硬件交互过程中的工作，使他们可以将更多的精力放在各自擅长的领域；进而有效的提高验证团队的工作效率。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

附图是联合仿真工具操作流程示意图。

具体实施方式

结合附图所示，所述适用于多类型CPU的联合仿真工具包括：一ELF文件解释器，一指令集反汇编器，一波形文件解释器，一波形显示器，一调试器用户界面。该联合仿真工具具有图形界面（即调试器用户界面）显示功能，波形显示功能，及波形与内核汇编指令代码双向自动化关联的功能。所述联合仿真工具支持多种类型的CPU内核，如C51，ARM；可通过调试器用户界面选择CPU内核类型。所述联合仿真工具在多文档视图中，支持各子窗口的浮动和嵌入。

软件测试代码，是由软件测试人员编写的用于对电路作进一步调试的软件代码。该软件测试代码通过基于不同内核的编译器编译生成ELF文件和仿真所要的BIN（二进制）文件（即固件测试文件）。

数字电路网表为带有内核电路的数字电路网表，是由数字设计人员通过硬件描述语言编写的硬件代码经过编译和综合得到的门级网表。

在Linux服务器端使用仿真器加载数字电路网表和BIN文件，对数字电路进行硬件仿真，生成以VCD格式输出的波形文件，即VCD波形文件，该VCD波形文件是一种基于ASCII码的文件格式，用于记录由EDA（电子设计自动化）仿真工具产生的信号信息。该波形文件的格式有*.vcd和*.fsdb两种格式，其中*.fsdb格式可以转化为*.vcd格式。