[发明专利]一种射频芯片接口电路

说明书

技术领域

本发明涉及集成电路技术，尤其涉及一种射频芯片接口电路。

背景技术

射频芯片接口电路是基带芯片中与片外的射频芯片对接，进行数据收发交互的接口电路。

现有技术中的射频芯片接口电路通常只有一个数据接口与射频芯片进行通信，且只能支持一根射频天线，每个时钟周期只能发送1比特数据，其数据传输速率低，且对外只有一个32位的数据总线，其数据吞吐量小。另外，现有技术中的射频芯片接口电路的整体功耗较大。

发明内容

本发明的目的在于提供一种传输速率高，且能降低功耗的射频芯片接口电路，用以解决现有技术中射频芯片接口电路数据传输速率低、功耗大的问题。

为了实现上述目的，本发明提供了一种射频芯片接口电路，该接口电路包括：数据收发模块，用于接收或发送数据；DMA数据传输引擎，与所述数据收发模块相连，用于数据传输；事件表控制单元，与所述数据收发模块连接，用于完成事件的触发操作控制；睡眠-唤醒切换单元，与所述事件表控制单元连接，用于完成睡眠和唤醒过程中快慢时钟频率的切换。

本发明通过改进射频芯片接口电路的数据收发模块的接口，提高了与射频芯片的数据通信速率；通过增加睡眠-唤醒切换功能，当接口电路处于数据收发状态时，工作在快时钟频率下，当接口电路未处于数据收发状态时，切换到慢时钟频率下工作，从而降低系统的整体功耗。

附图说明

图1为本发明实施例一种射频芯片接口电路结构示意图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

图1为本发明实施例一种射频芯片接口电路结构示意图。如图1所示，接口电路200包括数据收发模块201、与数据收发模块201连接的DMA(Direct Memory Access，直接内存存取)数据传输引擎203、与DMA数据传输引擎203连接的多路选择器204、与多路选择器204连接的AXI总线主接口211和AXI总线主接口212、与数据收发模块201连接的事件表控制单元205、与事件表控制单元205和基准时钟单元207连接的睡眠-唤醒切换单元206、与基准时钟单元207连接的慢时钟计时器208、AXI总线从接口213以及与AXI总线从接口213连接的寄存器配置模块214。

优选地，本发明实施例射频芯片接口电路200还包括与事件表控制单元205连接的SPI接口模块209以及GPO接口模块210,SPI接口模块209用于配置外部射频芯片100，GPO接口模块210用于向外部射频芯片100输出控制信号。

优选地，本发明实施例射频芯片接口电路200还包括滤波器及下采样单元202，其输入端与数据收发模块的一输出端相连，其输出端与DMA数据传输引擎的一输入端相连。

优选地，AXI总线主接口211和AXI总线主接口212使用128位宽的AXI总线接口，可大大提高数据吞吐率。

本发明实施例射频芯片接口电路200中的SPI接口模块209、GOP接口模块210和数据收发模块201与外部射频芯片100相连，AXI总线主接口211和AXI总线主接口212与系统内部的AXI总线300相连，通过内部AXI总线300与数据存储器（图中未示出）相连，AXI总线从接口213与系统内部总线300相连，用于处理器配置寄存器配置模块214。

接口电路200中的数据收发模块201用于接收和发送数据。优选地，数据收发模块201可以配置双I/Q数据端口，例如I/Q0数据端口和I/Q1数据端口,每个I/Q数据端口提供2条接收数据通路和1条发送数据通路。双I/Q数据端口每个时钟周期可同时接收或发送10比特以上的并行数据。数据收发模块201的数据接收或发送可通过写寄存器的方式或事件表触发的方式来启动。另外，数据收发模块201可以通过设置I/Q数据的采样时钟沿来适应不同的射频芯片，例如，从上升沿开始采集I/Q数据或从下升沿开始采集I/Q数据。