[发明专利]存储器、存储阵列的编程控制方法及装置

说明书

技术领域

本发明涉及存储器技术领域，尤其涉及一种存储器、存储阵列的编程控制方法及装置。

背景技术

非易失性存储器（NVM,Nonvolatile memory）作为一种集成电路存储器件，由于其具有高速、高密度、可微缩、断电后仍然能够保持数据等诸多优点，被广泛应用于如便携式电脑、手机、数码音乐播放器等电子产品中。通常，依据构成存储单元的晶体管栅极结构的不同，非易失性存储器存储单元结构分为两种：堆叠栅极和分裂栅极结构，其中分裂栅极存储单元因为有效地避免了过擦除效应以及具有更高的编程效率而得到了广泛应用。

图1为分裂栅极存储阵列的一种结构示意图，所述分裂栅极存储阵列包括多个呈阵列排布的存储单元（包括存储晶体管），以及用于选择所述存储单元并提供驱动信号的多条字线、位线以及源线。具体地，该分裂栅极存储阵列包含k+1条字线（WL0，WL1，WL2，WL3，…，WLk-1，WLk）、n+1条位线（BL0，BL1，…，BLn）以及m+1条源线（SL0，SL1，…，SLm）。每个分裂栅极存储单元的栅极、漏极、源极分别与字线、位线、源线连接，其中，同一列的存储单元共用一条位线，同一行的存储单元共用一条字线，每两行的存储单元共用一条源线，例如，从第一行存储单元开始，第一行与第二行存储单元共用源线SL0，第三行与第四行存储单元共用源线SL1，以此类推。

现有技术中，以对图1所述的分裂栅极存储阵列中的一个存储单元a（简称为目标存储单元）进行编程为例，对各信号线的电压控制过程包括：施加字线编程电压Vgp至与存储单元a所连接的字线WL0；施加源线编程电压Vsp至与存储单元a所连接的源线SL0；施加编程电流Id至与存储单元a所连接的位线BL1，同时在位线BL1上产生位线编程电压Vdp；施加0V电压至除WL0外的剩余所有字线（WL1，WL2，WL3，…，WLk-1，WLk）；施加源线偏置电压Vsbs至除SL0外的剩余所有源线（SL1，…，SLm）；施加位线预编程电压Vinh至除BL1外的剩余所有位线（BL0，…，BLn）。在实际应用中，可根据电路结构和器件特性等确定所述字线编程电压、源线编程电压、编程电流、源线偏置电压、位线预编程电压的取值。

然而，对于不进行编程的存储单元（简称为非目标存储单元），例如图1所示的存储单元d，使用所述现有技术编程方法将会产生栅极感生的漏极泄露（GIDL，Gate-Induced Drain Leakage）电流，增大分裂栅极存储阵列的功耗。此外，所述位线预编程电压Vinh是通过电荷泵电路由电源电压产生，在对分裂栅极存储阵列进行编程时，所述电荷泵电路由于包含功率器件（例如电阻等），也将产生功率损耗。

发明内容

本发明解决的问题是提供一种分裂栅极存储阵列的编程控制方法及装置，减小存储阵列的功率损耗。

为解决上述问题，本发明提供了一种分裂栅极存储阵列的编程控制方法，所述存储阵列中，同一列的存储单元共用一条位线，同一行的存储单元共用一条字线，每两行存储单元共用一条源线，所述编程方法包括：施加字线编程电压至与目标存储单元连接的字线，施加0V电压至与所述目标存储单元共用源线的存储单元连接的字线，施加字线偏置电压至剩余字线；施加源线编程电压至与目标存储单元连接的源线，施加源线偏置电压至剩余源线；施加编程电流以在与目标存储单元连接的位线上产生位线编程电压，施加位线预编程电压至剩余位线；其中，所述字线偏置电压小于所述源线偏置电压且与所述源线偏置电压相差预定值；所述字线偏置电压小于所述位线编程电压。

可选的，所述字线编程电压的取值范围为1.2V至2V，所述字线偏置电压的取值范围为0.1V至0.5V。

可选的，所述源线编程电压的取值范围为7V至9V，所述源线偏置电压的取值范围为0.4V至0.8V。

可选的，所述编程电流的取值范围为1μA至20μA，所述位线编程电压的取值范围为0.1V至0.6V，所述位线预编程电压的取值范围为2V至3.6V。

可选的，所述预定值的取值范围为0.1V至0.3V。