[发明专利]一种移位寄存器及薄膜晶体管液晶显示器

权利要求书

1.一种移位寄存器，包括多级级联的移位寄存电路，每一级移位寄存电路，包括：

主输入端和主输出端；

信号输出模块，包括分别耦接于所述主输出端的上拉晶体管、第一下拉晶体管和第二下拉晶体管，所述上拉晶体管的输入端接第一节点，所述上拉晶体管用以在开启时产生高电平的输出信号至所述主输出端，所述第一下拉晶体管和第二下拉晶体管用以在开启时交替产生低电平的输出信号至所述主输出端，所述第二下拉晶体管的输入端接第二节点；

开关晶体管，耦接于所述主输入端和所述第一节点之间，用以根据主时钟信号和主输入端的输入信号控制所述上拉晶体管的开启；

第一电容，耦接于所述第一节点和所述主输出端之间，用以利用电容自举效应为所述上拉晶体管提供稳定电压；

复位晶体管，耦接于所述第一节点，用以控制所述上拉晶体管的关闭和所述主输出端输出的输出信号的重置；以及

辅助下拉模块，耦接于所述主输出端和所述第二节点，用以实现所述第一下拉晶体管和第二下拉晶体管交替产生低电平的输出信号，所述辅助下拉模块包括：

第一辅助下拉晶体管，用以根据主时钟信号快速释放所述第二节点的高电平；

第二辅助下拉晶体管，用以根据所述主输出端的输出信号为反馈控制所述第二节点的电平，进而稳定所述主输出端的电平；以及

并联连接的第三辅助下拉晶体管和第二电容，所述第二电容用以根据从时钟信号快速拉高所述第二节点的电平。

2.如权利要求1所述的移位寄存器，其特征在于，在所述移位寄存器中，第一级移位寄存电路的开关晶体管接收初始信号，其后每级移位寄存电路的开关晶体管耦接于其前级移位寄存电路的主输出端；最后一级移位寄存电路的复位晶体管接收最终复位信号，其他每级移位寄存电路的复位晶体管耦接于其后级移位寄存电路的主输出端。

3.如权利要求2所述的移位寄存器，其特征在于，所述上拉晶体管、第一下拉晶体管、第二下拉晶体管、开关晶体管、复位晶体管、第一辅助下拉晶体管、第二辅助下拉晶体管以及第三辅助下拉晶体管均为薄膜场效应晶体管。

4.如权利要求3所述的移位寄存器，其特征在于，在每一移位寄存电路中：

在所述信号输出模块中：所述上拉晶体管的栅极接第一节点、源极接所述从时钟信号、漏极接所述主输出端，所述从时钟信号与所述主时钟信号反相；所述第一下拉晶体管的栅极接所述主时钟信号、源极接所述主输出端、漏接接低电平端；所述第二下拉晶体管的栅极接第二节点、源极接所述主输出端、漏极接低电平端；

所述开关晶体管的栅极接所述主时钟信号、源极接所述主输入端、漏极接所述第一节点；

所述复位晶体管的栅极接后一移位寄存电路的主输出端、源极接所述第一节点、漏极接低电平端；以及在所述辅助下拉模块中：

所述第一辅助下拉晶体管的栅极接所述主时钟信号、源极接所述第二节点、漏极接所述低电平端；

所述第二辅助下拉晶体管的栅极接所述主输出端、源极接所述第二节点、漏极接所述低电平端；

所述第三辅助下拉晶体管的栅极和漏极接所述从时钟信号、源极接所述第二节点。

5.如权利要求4所述的移位寄存器，其特征在于，所述第三辅助下拉晶体管的宽长比大于所述第二辅助下拉晶体管的宽长比。

6.如权利要求5所述的移位寄存器，其特征在于，所述第三辅助下拉晶体管的宽长比大于所述第二辅助下拉晶体管的宽长比的十倍。

7.如权利要求3所述的移位寄存器，其特征在于，所述第一电容接所述第一节点和主输出端之间；所述第二电容接所述第三辅助下拉晶体管的源极和漏极之间。

8.如权利要求1至7中任意一项所述的移位寄存器，其特征在于，所述第一下拉晶体管和第二下拉晶体管的工作时间分别为下拉周期的一半。

9.如权利要求1至7中任意一项所述的移位寄存器，其特征在于，所述移位寄存器中移位寄存电路分为奇数级移位寄存电路和偶数级移位寄存电路，所述奇数级移位寄存电路接收的主时钟信号与所述偶数级移位寄存电路接收的主时钟信号反相。

10.一种薄膜晶体管液晶显示器，其特征在于，包括显示阵列和栅极驱动电路，所述用以产生多个栅极信号来控制所述显示阵列，所述栅极驱动电路包括如权利要求1至9中任意一项所述的移位寄存器。