[发明专利]一种SRAM型FPGA应用验证系统及应用验证方法

权利要求书

1.一种SRAM型FPGA应用验证系统，其特征在于包括PC机、单片机、控制FPGA、可控时钟单元、可控电源单元、温度数据采集单元、电压电流数据采集单元和被测FPGA配置单元；

PC机根据预设的被测FPGA配置文件，通过被测FPGA配置单元对被测FPGA芯片进行配置，PC机还发送控制指令给单片机，经过单片机转换格式之后送入控制FPGA之中，控制FPGA根据接收到的控制指令对被测FPGA芯片的工作条件进行调整，即：控制FPGA通过可控时钟单元调整被测FPGA芯片的时钟输入以及控制FPGA通过可控电源单元调整被测FPGA芯片的供电电压；所述被测FPGA芯片为SRAM型FPGA；

控制FPGA直接采集被测FPGA芯片的I/O输出信号，温度数据采集单元采集被测FPGA芯片的表面温度并且输出给控制FPGA，电压电流数据采集单元采集被测FPGA芯片的输出驱动电压、内核电压、输出驱动电流和内核电流，并且将结果输出到控制FPGA之中，控制FPGA将采集到的被测FPGA芯片的I/O输出、表面温度数据、输出驱动电压、内核电压、输出驱动电流和内核电流通过单片机发送给PC机进行显示。

2.根据权利要求1所述的一种SRAM型FPGA应用验证系统，其特征在于包括：所述温度数据采集单元是通过热电偶采集被测FPGA芯片的表面温度。

3.一种基于权利要求1的SRAM型FPGA应用验证方法，其特征在于：所述SRAM型FPGA应用验证方法包括基本功能应用验证、电源适应性应用验证、表面温度动态应用验证和动态功耗应用验证；

基本功能应用验证步骤如下：

(a)对被测FPGA芯片的内部单元设置其配置文件，并根据配置文件预估在该配置文件下的被测FPGA芯片的I/O输出；所述内部单元包括输入输出单元IOB、可编程逻辑模块CLB、时钟单元DLL和嵌入式功能模块BRAM；

(b)PC机根据步骤(a)中预设的被测FPGA配置文件，通过被测FPGA配置单元对被测FPGA芯片进行配置，之后所述SRAM型FPGA应用验证系统对被测FPGA芯片进行测试，采集被测FPGA芯片的I/O输出并送至PC机中；

(c)比较每一个配置文件下的实测的I/O输出结果和其相应的预估I/O输出，如果均相同，则表明被测FPGA芯片的基本功能正常，否则，表明被测FPGA芯片的基本功能存在问题；

电源适应性应用验证的步骤如下：

(1)在被测FPGA芯片的工作电压范围内选取内核电压Vccint和输出驱动电压Vcco，通过可控电源单元对被测FPGA芯片进行供电；

(2)PC机通过被测FPGA配置单元将被测FPGA芯片配置为计数器逻辑；

(3)保持被测FPGA芯片在运行状态下，不改变输出驱动电压Vcco的值，将内核电压Vccint每次减小0.1V，直至内核电压供电不足导致计数器输出错误；

(4)记录上一次的内核电压Vccint的电压值，即为被测FPGA芯片的最小内核工作电压；

(5)重新执行步骤(1)和(2)；

(6)保持被测FPGA芯片在运行状态下，不改变输出驱动电压Vcco的值，将内核电压Vccint每次增大0.1V，直至内核电压供电过大导致计数器输出错误；

(7)记录上一次的内核电压Vccint的电压值，即为被测FPGA芯片的最大内核工作电压；

(8)重新执行步骤(1)和(2)；

(9)保持被测FPGA芯片在运行状态下，不改变输出驱动电压Vcco的值，将内核电压Vccint每次减小0.1V，直至计数器功能失效；

(10)记录上一次的内核电压Vccint的电压值，即为被测FPGA芯片的最小数据保持电压；

(11)将步骤(2)中所述计数器逻辑写入到被测FPGA配置单元中；

(12)在被测FPGA芯片的工作电压范围内选取内核电压Vccint和输出驱动电压Vcco的值；

(13)令输出驱动电压Vcco的上电斜率保持不变，内核电压Vccint的上电斜率设置为0.1V/50ms；

(14)为被测FPGA芯片加载步骤(12)和(13)条件下的供电电压，检测被测FPGA芯片的计数器逻辑输出是否正常以及被测FPGA芯片的上电电流是否超过2A，如果被测FPGA芯片的计数器逻辑输出正常并且被测FPGA芯片的上电电流未超过2A，则认为被测FPGA芯片的最小上电电压斜率为0.1V/50ms，否则，令内核电压Vccint的上电斜率在0.1V/50ms的基础上，每次递增0.2V/50ms，直至满足被测FPGA芯片的计数器逻辑输出正常并且被测FPGA芯片的上电电流未超过2A的条件，即为被测FPGA芯片的最小上电电压斜率；

(15)令输出驱动电压Vcco的上电斜率保持不变，内核电压Vccint的上电斜率设置为10V/50ms；

(16)为被测FPGA芯片加载步骤(12)和(15)条件下的供电电压，检测被测FPGA芯片的计数器逻辑输出是否正常以及被测FPGA芯片的上电电流是否超过2A，如果被测FPGA芯片的计数器逻辑输出正常并且被测FPGA芯片的上电电流未超过2A，则认为被测FPGA芯片的最大上电电压斜率为10V/50ms，否则，今内核电压Vccint的上电斜率在10V/50ms的基础上，每次递减0.2V/50ms，直至满足被测FPGA芯片的计数器逻辑输出正常并且被测FPGA芯片的上电电流未超过2A的条件，即为被测FPGA芯片的最大上电电压斜率；

表面温度动态应用验证步骤如下：

(T1)考虑被测FPGA芯片的IO占用率、资源利用率和工作频率三种因素，设计三种配置文件；

(T2)根据步骤(T1)中的配置文件，PC机通过被测FPGA配置单元为被测FPGA芯片逐一加载配置文件；

(T3)使用温度数据采集单元采集被测FPGA芯片的表面温度，并记录数据；

(T4)根据数据得出被测FPGA芯片表面温度与其IO占用率、资源利用率及工作频率之间的关系曲线；

动态功耗应用验证步骤如下：

(M1)考虑被测FPGA芯片的IO占用率、资源利用率和工作频率三种因素，设计三种配置文件；

(M2)根据步骤(M1)中的配置文件，PC机通过被测FPGA配置单元为被测FPGA芯片逐一加载配置文件；

(M3)使用电压与电流数据采集单元采集被测FPGA芯片的内核电压Vccint、内核电流Iccint、输出驱动电压Vcco和输出驱动电流Icco的值，记录数据并计算被测FPGA芯片的总功耗；

(M4)根据数据得出被测FPGA芯片总功耗与其IO占用率、资源利用率及工作频率之间的关系曲线。