[发明专利]一种半导体器件及其制备方法

说明书

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法。

背景技术

集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到22nm或以下时，来自制造和设计方面的挑战已经导致了三维设计如鳍片场效应晶体管(FinFET)的发展。

相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低浅沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。在FinFET中栅极的长度通过测量鳍片的平行长度得到，所述栅极的宽度是所述鳍片高度的两倍与鳍片宽之和，鳍片的高度限制了器件的电流以及栅极的电容，鳍片的宽度会影响器件的阈值电压以及短沟道控制。

目前现有技术中阈值电压（Vth）可控的、独立的双栅极FinFET的已被引入半导体器件制备中，用来增强的SRAM单元性能的稳定性，为了进一步降低阈值电压（Vth），以增强在较低电源电压时的电流驱动能力，可以选用双金属栅极的FinFET以实现所述效果，金属相互扩散技术（Metal inter-diffusion technology）成为制备双金属栅极FinFET的关键。

目前已经提出了圆柱形无节点（junction-less）的晶体管，所述晶体管的制备大大简化了制备工艺，在该过程中可以省略光环/扩展和源/漏注入的步骤，避免了形成所述栅极堆叠进行离子注入后激活退火的步骤，从而降低产生热预算，同时在栅极金属以及栅极介质层材料的选择上提供了更多的可能。

目前制备双金属栅极的FinFET的方法为在半导体衬底上形成鳍片，然后在所述衬底上沉积金属材料层以及硬掩膜层，然后图案化，以形成位于所述鳍片上的环绕栅极，双金属栅极中的两个栅极结构相互连接，同时存在节点，具有相同的阈值电压（Vth），使得制备得到的器件中阈值电压（Vth）的稳定性不够理想。

因此，虽然现有技术中存在无节点（junction-less）的晶体管，但是还没有方法制备不含节点的双金属栅极的FinFET，同时需要对现有技术做进一步的改进，以便使半导体器件的阈值电压（Vth）更加稳定，同时使所述双金属栅极中的两个栅极具有不同的阈值电压（Vth），而且相互更加独立。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供了一种半导体器件的制备方法，包括：

提供半导体衬底，所述衬底上至少包含第一鳍片和第二鳍片；

在所述衬底上沉积高功函金属材料层，以覆盖所述第一鳍片和所述第二鳍片；

在所述第二鳍片及两侧的所述高功函金属材料层上形成低功函金属材料层，以在所述第二鳍片上形成功函金属材料叠层；

沉积栅极图案掩膜层，蚀刻所述低功函金属材料层和所述高功函金属材料层，以在所述第一鳍片和所述第二鳍片上形成栅极结构。

作为优选，形成所述栅极结构后，执行退火步骤，以使所述第二鳍片上的所述低功函金属材料层中的低功函金属扩散至所述高功函金属材料层中。

作为优选，形成所述栅极结构后，还包括沉积层间介质层并平坦化的步骤。

作为优选，所述平坦化去除所述层间介质层的同时，去除所述鳍片上剩余的所述高功函金属材料层和所述低功函金属材料层，以形成独立的双栅极无结结构。

作为优选，干法蚀刻所述低功函金属材料层和所述高功函金属材料层，以形成栅极结构。

作为优选，所述干法蚀刻选用Cl₂和O₂的组合，或者CHF₃和O₂的组合。

作为优选，所述方法还包括以下步骤：

在沉积高功函金属材料层之前，在所述第一鳍片区域和所述第二鳍片区域上进行不同类型的掺杂。

作为优选，所述第一鳍片两侧掺杂P型掺杂剂，以形成PMOS。

作为优选，所述第二鳍片两侧掺杂N型掺杂剂，以形成NMOS。

作为优选，所述高功函金属材料层为Mo。

作为优选，所述低功函金属材料层为Ta。