[发明专利]双位元闪存及其制造方法和操作方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种双位元闪存；本发明还涉及一种双位元闪存的制造方法；本发明还涉及一种双位元闪存的操作方法。

背景技术

嵌入式非挥发行存储器（NVM）技术发性发展至今，主要有浮栅（floating gate）技术、分压栅(split gate)技术以及SONOS（Silicon-Oxide-Nitride-Oxide-Silicon，硅氧化氮氧化硅）技术。浮栅型NVM相对于其他技术有着更高数据保持能力的优势，但却在尺寸减小方面面临困难。SONOS技术应用广泛，具有操作电压低，速度快，容量大等优点。随着移动互联网技术的高速发展，尤其是以移动终端为主要市场应用的半导体市场快速崛起，其中代表的新兴半导体是以触摸屏控制为应用集成了微处理器，CODE存储，高压等。

如图1所述，是现有单位元（SLC）闪存的单元结构示意图；现有单位元闪存的单元结构包括一个SONOS储存管和一个选择管，SONOS储存管和一个选择管的半导体衬底如硅衬底上形成有深N阱101，在深N阱101上形成有P阱102，通过浅沟槽隔离结构对P型102进行隔离形成有源区。选择管为一NMOS晶体管，其栅极结构包括形成于有源区表面上的栅极氧化层103和栅极多晶硅105a；SONOS储存管栅极结构包括形成于有源区表面上的ONO层104和栅极多晶硅105b；ONO层104由依次形成于有源区表面的第一氧化层、第二氮化层和第三氧化物层叠加而成，ONO层104的第二氮化层用于存储信息；栅极多晶硅105a和栅极多晶硅105b由同一层多晶硅光刻刻蚀形成。在选择管和SONOS储存管的栅极结构两侧分别形成轻掺杂漏区106和源漏区107，其中位于选择管和SONOS储存管的两个相邻的栅极结构之间的源漏区107共用。在选择管和SONOS储存管的栅极结构的侧面形成有侧墙108。层间膜110将选择管和SONOS储存管的栅极结构以及栅极结构外端源漏区107都覆盖，在层间膜110中形成有接触孔，接触孔使SONOS储存管的栅极结构的远离选择管的源漏区107和位线相连、使选择管的栅极结构的远离SONOS储存管的源漏区107和源线相连、使栅极多晶硅105a和第一字线相连、使栅极多晶硅105b和第二字线相连。通过第二字线和位线之间加电压可以实现SONOS储存管的写入和擦除，如写入时在第二字线上加正电压、在位线以及P阱102上加负电压，利用第二字线和位线所对应的源漏区107之间的电压差实现电子通过FN隧穿进入到ONO层104中。通过第一字线加不同电压可以使选择管的沟道导通或关断从而实现对SONOS储存管的选通或关断，当选择管的沟道导通时，通过第二字线浮置，在位线和源线之间加上读取电压可以实现对存储于SONOS储存管中的信息的读取。

如图1所示，现有单位元闪存的存储单元的宽度由位于两个接触孔的中心位置决定即位线（BL）所对应的接触孔到源线（SL）所对应的接触孔之间的中心位置决定，故该存储单元宽度包含了一个接触孔111尺寸，位线和源接触孔111与对应的栅极多晶硅105a或105b的距离，存储管的栅极多晶硅105b尺寸，选择管的栅极多晶硅105a尺寸，以及栅极多晶硅105a和105b的间距决定。

双晶体管的SONOS技术是目前主流的存储器，而在其基础上形成的双位元存储器（MLC）是在现有的单位元上的技术创新，在几乎同样的单元面积存储数据从一位变为两位，同等密度的存储器容量面积减小50%，大幅降低了成本和竞争力。如图2所示，是现有双位元闪存的单元结构示意图；现有双位元闪存的单元结构由一个晶体管组成，其半导体衬底如硅衬底上形成有深N阱201，在深N阱201上形成有P阱202，通过浅沟槽隔离结构对P型202进行隔离形成有源区。在有源区上形成该晶体管的栅极介质层，在栅极介质层的两端各有一个ONO层203和204，ONO层203和204都是由依次形成于有源区表面的第一氧化层、第二氮化层和第三氧化物层叠加而成，ONO层203和204的第二氮化层用于存储信息。在栅极介质层上形成有栅极多晶硅205，栅极多晶硅205的侧壁形成有侧墙208，在栅极多晶硅205的两侧依次形成有轻掺杂漏区206和源漏区207，层间膜209形成于半导体衬底的正面并将栅极多晶硅205以及栅极多晶硅205外侧的源漏区207覆盖。在栅极多晶硅205通过接触孔210和字线相连，ONO层203一侧的源漏区207通过接触孔和第一电极相连、ONO层204一侧的源漏区207通过接触孔和第二电极相连。ONO层203为存储单元一、ONO层204为存储单元二，则第一电极能作为第一位线或第二源线，第二电极能作为第一源线或第二位线。