[发明专利]基于时间戳的单向通信的系统、电路及方法

权利要求书

1.一种装置，包括：

用于接收输入信号的输入端子；

具有耦合至所述输入端子的输入的时间戳电路，所述时间戳电路包括定时器并具有用于响应于接收到所述输入信号基于所述定时器的值提供时间戳的输出；

编码器，包括耦合至所述时间戳电路的所述输出的输入并配置为将所述时间戳编码到分组中；以及

发射机，配置为传送所述分组。

2.如权利要求1所述的装置，其特征在于，所述编码器在将所述时间戳编码进所述有效载荷部分之前加密所述时间戳。

3.如权利要求1所述的装置，其特征在于，所述定时器包括：

第一锁存器，所述第一锁存器包括数据输入、用于接收时钟信号的时钟输入、以及输出；

求和节点，所述求和节点包括节点输入和节点输出并配置为递增所述节点输入处的值并将所递增的值提供给所述节点输出，所述节点输入耦合至所述第一锁存器的所述输出，所述节点输出耦合至所述第一锁存器的所述数据输入；以及

第二锁存器，所述第二锁存器包括耦合至所述第一锁存器的所述输出的数据输入、耦合至所述输入端子的时钟输入、以及用于提供所述时间戳的输出。

4.如权利要求1所述的装置，其特征在于，所述定时器包括：

第一定时器，配置为生成第一定时器输出；

第二定时器，配置为生成具有预定偏移的第二定时器输出；以及

其中，所述时间戳从所述第一和所述第二定时器输出推导出。

5.如权利要求4所述的装置，其特征在于，进一步包括：

第一存储器，响应于来自所述输入端子的所述输入信号存储所述第一定时器输出；

第二存储器，周期性地存储所述第二计数器输出；以及

其中：

所述易失性定时器的与将所述第一定时器输出写入所述第一存储器相关联的第一写入频率大于所述第二定时器的与将所述第二定时器输出写入所述第二存储器相关联的第二写入频率；以及

所述第二计数器可配置为在一时段上逐渐降低第二写入频率。

6.如权利要求4所述的装置，其特征在于，所述第一定时器包括：

第一锁存器，所述第一锁存器包括数据输入、用于接收时钟信号的时钟输入、复位输入、以及输出；

求和节点，所述求和节点包括节点输入和节点输出，所述节点输入耦合至所述第一锁存器的所述输出，所述节点输出耦合至所述第一锁存器的所述数据输入，所述求和节点配置为递增所述节点输入处接收到的值并将所递增的值提供给所述节点输出；

第二锁存器，所述第二锁存器包括耦合至所述第一锁存器的所述输出的数据输入、耦合至所述输入端子的时钟输入、以及耦合至所述第二存储器的输出；以及

比较器，所述比较器包括耦合至所述第一锁存器的所述输出的第一输入、用于接收预定阈值的第二输入、以及比较器输出；以及

其中，所述比较器输出耦合至所述第一锁存器的所述复位输入以当所述比较器输出上的信号从逻辑低值转变为逻辑高值时复位所述时间戳。

7.如权利要求6所述的装置，其特征在于，所述第二定时器包括：

第三锁存器电路，所述第三锁存器电路包括数据输入、时钟输入、以及输出，所述时钟输入耦合至所述比较器输出；以及

求和节点，所述求和节点包括耦合至所述第三锁存器电路的所述输出的节点输入和耦合至所述非易失性存储器并耦合至所述第三锁存器电路的所述数据输入的节点输出，所述求和节点配置为递增所述节点输入处的值并将所递增的值提供给所述节点输出。

8.一种方法，包括：

接收与电路的输入端子处的用户输入对应的信号；

响应于接收到所述信号，使用所述电路的定时器生成时间戳，所述时间戳对应于接收到所述信号时所述定时器的值；

使用所述电路的编码器编码所述时间戳以产生分组；以及

经由所述电路的发射机将所述分组提供给通信链路。

9.如权利要求8所述的方法，其特征在于，所述方法还包括：

使用种子数据对所述时间戳加扰；以及

加密所述分组的所述有效载荷。

10.如权利要求9所述的方法，其特征在于，所述种子数据包括与所述电路相关联的标识号的一部分。