[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件和用于制造半导体器件的方法。

背景技术

目前，在半导体器件的后段（Back-End-of-Line，简称：BEOL）工艺中，在半导体器件层形成后，需要在半导体器件层上覆盖绝缘层，通过在绝缘层中形成用于至少一部分有源区的连接孔，并在连接孔中填充金属材料以形成用于有源区的接触。

图1a和图1b描述了现有技术中利用大马士革工艺生成上述接触的方法：

首先，对绝缘层101进行刻蚀以形成连接孔102，以便暴露有源区（在图中没有示出），如图1a所示。

在连接孔102中填充金属材料以形成有源区的接触103，随后，进行化学机械抛光以平坦化所形成的半导体器件的表面，如图1b所示。

其中，附图标记104表示光阻层，附图标记105表示栅极，附图标记106表示层间层。

随着半导体制造产业的发展，设计和制造的半导体器件的尺寸越来越小。由此导致了例如有源区接触103的宽度也会进一步缩小。双应力衬垫（Dual Stress Liner，简称：DSL）对沟道应力增强的效果显著降低，从而会导致沟道应力性能恶化。

为了克服这一缺陷，目前提出了拉伸沟槽接触（Tensile Trench Contact）以增强用于N-MOS（Negative-Mental-Oxide-Semiconductor，简称：N-金属氧化物半导体）的沟道应力的技术方案。但是该方案的效果并不理想。同时该方案仅适用于N-MOS，并不适用于P-MOS（Positive-Mental-Oxide-Semiconductor，简称：P-金属氧化物半导体）。

发明内容

本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。

根据本发明的一个方面，提供一种制造半导体器件的方法，包括：

提供绝缘层，其中绝缘层覆盖至少一个半导体器件的有源区和栅极；在绝缘层中形成用于所述有源区的连接孔，以便暴露所述有源区的至少一部分，其中所述连接孔包括具有第一宽度的第一部分和具有第二宽度的第二部分，所述连接孔的第一部分邻近于所述有源区，并且第一宽度小于第二宽度；在所述连接孔中填充金属材料以形成用于所述有源区的接触。

优选的，在绝缘层中形成用于所述有源区的连接孔，以便暴露所述有源区的至少一部分的步骤包括：对所述绝缘层进行刻蚀以形成具有第一宽度的开口，以便暴露所述有源区的至少一部分；在所形成的具有第一宽度的开口基础上，对所述绝缘层再次进行刻蚀，以拓宽所述具有第一宽度的开口的一部分；其中所述开口的未拓宽部分作为所述连接孔的第一部分，所述开口的被拓宽部分作为所述连接孔的第二部分。

优选的，在形成所述开口时，在绝缘层表面涂布具有第一宽度的窗口的光阻层，利用该具有第一宽度的窗口的光阻层刻蚀所述绝缘层，从而形成具有第一宽度的开口；在所述具有第一宽度的开口内填充底部抗反射层BARC；拓宽所述光阻层的窗口以使其具有第二宽度，利用该具有第二宽度的窗口的光阻层刻蚀所述绝缘层，从而拓宽所述开口的一部分；去除所述底部抗反射层BARC。

优选的，所述连接孔的第一部分的高度高于所述栅极的高度。

优选的，所述半导体器件为P-MOS晶体管，所述金属材料为压缩应力型金属材料；或者所述半导体器件为N-MOS晶体管，所述金属材料为拉伸应力型金属材料。

优选的，所述至少一个半导体器件至少包括第一类型晶体管和第二类型晶体管，其中为所述第一类型晶体管的有源区连接孔填充具有第一应力类型的第一金属材料，以及为所述第二类型晶体管的有源区连接孔填充具有第二应力类型的第二金属材料。

优选的，在绝缘层中形成用于所述有源区的连接孔以便暴露所述有源区的至少一部分，在所述连接孔中填充金属材料以形成用于所述有源区的接触的步骤包括：在绝缘层中为所述第一类型晶体管刻蚀形成所述连接孔，并且在所述连接孔中填充第一金属材料并进行化学机械抛光；以及在绝缘层为所述第二类型晶体管刻蚀形成所述连接孔，并且在所述连接孔中填充第二金属材料并进行化学机械抛光。