[发明专利]低漏电的低压二极管芯片及其制备方法

权利要求书

1.一种低漏电的低压二极管芯片，包括：

第一导电类型的衬底；

外延层，设置于所述衬底的上表面，所述外延层具有高压二极管区、三极管区以及用于隔绝所述高压二极管区和三极管区的第一导电类型的隔离，所述隔离的下表面接触所述衬底，所述高压二极管区具有第一极和第二极，所述三极管区具有发射极、基极和集电极，所述发射极与基极之间的击穿电压大于等于所述外延层材料的最低雪崩击穿电压，所述发射极和集电极的击穿电压小于等于所述外延层材料的最高隧道击穿电压，所述高压二极管区的第一极与所述三极管区的发射极电相连，所述高压二极管区的第二极与所述三极管区的集电极电相连；以及

第一电极和第二电极，所述第一电极与所述高压二极管区的第一极和所述三极管区的发射极电相连，所述第二电极与所述高压二极管区的第二极和所述三极管区的集电极电相连。

2.如权利要求1所述的低漏电的低压二极管芯片，其特征在于，所述三极管区还包括：

第一导电类型的第一外延层和第二导电类型的第二外延层，所述第一外延层和第二外延层自下至上层叠在所述衬底上；

第二导电类型的埋层，位于所述第一外延层和第二外延层之间，所述埋层为所述三极管区的集电极；

第一导电类型的第一重掺杂区域，位于所述埋层中间部位上方的所述第二外延层的上部，所述埋层与所述第一重掺杂区域通过所述第二外延层隔绝，所述第一重掺杂区域为所述三极管区的基极；

第二导电类型的第二重掺杂区域，位于所述第一重掺杂区域的顶部中央，所述第二重掺杂区域为所述三极管区的发射极；

第二导电类型的第三重掺杂区域，所述第三重掺杂区域包围所述第一重掺杂区域并通过所述第二外延层与所述第一重掺杂区域隔绝，第三重掺杂区域的上表面为所述第二外延层的上表面，所述第三重掺杂区域的下表面接触所述埋层，所述第三重掺杂区域与所述隔离电相连。

3.如权利要求1所述的低漏电的低压二极管芯片，其特征在于，所述高压二极管区包括：

第一导电类型的第三外延层和第二导电类型的第四外延层，所述第三外延层和第四外延层自下至上层叠在所述衬底上，所述第三外延层为所述高压二极管区的第二极，所述第四外延层为所述高压二极管区的第一极；

第二导电类型的第四重掺杂区域，所述第四重掺杂区域位于所述第四外延层的顶部。

4.如权利要求1-3中任意一项所述的低漏电的低压二极管芯片，其特征在于，所述第一导电类型为P型且所述第二导电类型为N型，或所述第一导电类型为N型且所述第二导电类型为P型。

5.如权利要求4所述的低漏电的低压二极管芯片，其特征在于，所述外延层的材料为硅。

6.如权利要求5所述的低漏电的低压二极管芯片，其特征在于，所述第一导电类型为P型且所述第二导电类型为N型，所述第一预外延层的电阻率为5.0Ω.cm-15.0Ω.cm，所述第二预外延层的电阻率为1.0Ω.cm-10.0Ω.cm，所述埋层的第二导电类型的掺杂剂量为1E15/cm²-6E15/cm²，所述隔离的第一导电类型的掺杂剂量为5E14/cm²-5E15/cm²，所述第三重掺杂区域的第二导电类型的掺杂剂量为4E15/cm²-1E16/cm²，所述第一重掺杂区域的第一导电类型的掺杂剂量为1E14/cm²-8E14/cm²，所述第二重掺杂区域的第二导电类型的掺杂剂量为2E15/cm²-8E15/cm²。