[发明专利]用于FinFET器件的鳍结构

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地来说，涉及FinFET器件。

背景技术

半导体器件在大量电子器件中使用，诸如，计算机、蜂窝电话等。半导体器件包括集成电路，通过在半导体晶圆上方沉积多种类型的薄膜材料，并且图案化薄膜材料以形成集成电路在半导体晶圆上形成集成电路。集成电路包括场效应晶体管(FET)，诸如，金属氧化物半导体(MOS)晶体管。

半导体工业的目标之一是继续减小独立FET的尺寸并且提高独立FET的速度。为了实现这些目标，将在先进的晶体管节点中使用鳍式FET(FinFET)或多个栅极晶体管。例如，FinFET不仅改进了面密度而且改进了沟道的栅极控制。

在提高性能和减少互补金属氧化物半导体(CMOS)和MOSFET器件的功耗的努力中，半导体工业采用高迁移率半导体以代替作为晶体管沟道的硅。例如，半导体工业还通过绝缘体上硅(SOI)和异质结构器件促进衬底隔离技术，从而可以改进截止状态的特性。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于鳍式场效应晶体管(FinFET)器件的鳍结构，包括：衬底；第一半导体材料，设置在所述衬底上；浅沟槽隔离(STI)区，设置在所述衬底上方并形成在所述第一半导体材料的相对侧上；以及第二半导体材料，形成在所述STI区上设置的第一鳍和第二鳍，所述第一鳍与所述第二鳍间隔所述第一半导体材料的宽度。

在该鳍结构中，能够相对于所述第二半导体材料选择性地蚀刻所述第一半导体材料。

在该鳍结构中，所述第一半导体材料的顶面通常与所述第一鳍和所述第二鳍的底面共面。

在该鳍结构中，所述第一鳍和所述第二鳍在所述第一半导体材料的顶面上方竖直凸出。

在该鳍结构中，所述第一半导体材料是IV族、III-V族以及II-VI族半导体材料中的一种。

在该鳍结构中，所述第二半导体材料是IV族、III-V族以及II-VI族半导体材料中的一种。

在该鳍结构中，所述第一半导体材料是第一硅锗(SiGe)合金，以及所述第二半导体材料是第二SiGe合金。

在该鳍结构中，所述第一半导体材料是锗，以及所述第二半导体材料是硅。

在该鳍结构中，所述第二半导体材料是外延生长半导体材料。

根据本发明的另一方面，提供了一种场效应晶体管(FinFET)器件，包括：衬底；第一半导体材料，设置在所述衬底上；浅沟槽隔离(STI)区，设置在所述衬底上方并形成在所述第一半导体材料的相对侧上；第二半导体材料，形成在所述STI区上设置的第一鳍和第二鳍，所述第一鳍与所述第二鳍间隔所述第一半导体材料的宽度；以及栅极层，形成在所述第一鳍、在所述第一鳍和所述第二鳍之间设置的所述第一半导体材料的顶面以及所述第二鳍的上方。

在该器件中，能够相对于所述第二半导体材料选择性地蚀刻所述第一半导体材料。

在该器件中，所述第一半导体材料的顶面通常与所述第一鳍和所述第二鳍的底面共面。

在该器件中，所述栅极层形成在所述第一鳍和所述第二鳍的侧壁和顶面上。

在该器件中，所述栅极层不形成在所述第一半导体材料的侧壁上。

在该器件中，掺杂所述第一半导体材料，以禁止通过所述第一半导体材料导电。

在该器件中，所述第二半导体材料是外延生长半导体材料。

根据本发明的又一方面，提供了一种形成鳍式场效应晶体管(FinFET)器件的方法，包括：在衬底上形成第一半导体材料；在所述衬底和所述第一半导体材料的下部上方形成浅沟槽隔离(STI)区；沿着所述第一半导体材料的上部的侧壁外延生长第二半导体材料；以及选择性地蚀刻掉所述第一半导体材料的所述上部以形成第一鳍和第二鳍，所述第一鳍与所述第二鳍间隔所述第一半导体材料的宽度。

该方法进一步包括：在所述第一鳍、设置在所述第一鳍和所述第二鳍之间的所述第一半导体材料的顶面以及所述第二鳍的上方形成栅极层。

在该方法中，在外延生长所述第二半导体材料之前，在所述第一半导体材料的顶面上进一步形成硬掩模。

该方法进一步包括：掺杂所述第一半导体材料，以禁止通过所述第一半导体材料导电。

附图说明

为了更完整地理解本公开内容及其优点，现在将结合附图所进行的以下描述作为参考，其中：

图1a至图1h共同示出了形成用于FinFET器件的鳍结构的工艺的一个实施例；

图2是使用图1的工艺制造的鳍结构的一个实施例的截面图；