[发明专利]基于FPGA的高速可变点FFT处理器及其处理方法

权利要求书

1.基于FPGA的高速可变点FFT处理器，包括多级处理模块和一级输出模块，多级处理模块和输出模块以流水线方式级连；所述处理模块中的存储单元与控制单元、蝶形单元通过数据总线和控制总线相连；所述输出模块中的存储单元与控制单元、输出选择单元通过数据总线和控制总线相连；

所述处理模块中的存储单元，用于存储处理模块的输入数据；

所述处理模块中的控制单元，用于控制和协调本级处理模块的存储单元、蝶形单元和下一级处理模块的控制单元；

所述处理模块中的蝶形单元，用于完成每级处理模块的蝶形处理，并把处理结果送给输出模块和下一级处理模块的存储单元；

所述输出模块，用于从不同级处理模块选择输出结果来实现可变点数的FFT处理器。

2.根据权利要求书1所述的基于FPGA的高速可变点FFT处理器，其特征在于，多级处理模块的总级联数由用户进行FFT运算的序列的最大长度决定。

3.根据权利要求书1所述的基于FPGA的高速可变点FFT处理器，其特征在于，所述的存储单元包括四个存储器和一个数据选择器，四个存储器分为两组构成“乒乓”结构，同组的数据存储器又分为一个实部存储器和一个虚部存储器；实部存储器、虚部存储器通过各自的数据总线分别与数据选择器相连，数据选择器从两组存储器中选择其中一组的数据输出给蝶形单元。

4.根据权利要求书1所述的基于FPGA的高速可变点FFT处理器，其特征在于，所述控制单元包括一个计数器、一个信号产生器和一个信号选择器，计数器和信号产生器相连，信号产生器和信号选择器相连。

5.基于FPGA的高速可变点FFT处理方法，包括如下步骤：

(1)初始设置

用户根据进行FFT运算的序列需要的长度，设置可变点流水线FFT处理器需要参与运算的处理模块级数；

(2)接收数据

多级处理模块的第一级处理模块接收待进行FFT运算的输入数据序列；

(3)数据存储

第一级处理模块的存储单元接收待进行FFT运算的输入数据序列，在第一级处理模块的控制单元的控制下，将待进行FFT运算的输入数据序列存入到“写”状态的存储器组；第一级处理模块的存储单元中的数据选择器将“读”状态的存储器组的输出数据传送给第一级处理模块的蝶形单元；

(4)蝶形处理

处理模块中的蝶形单元采用蝶形公式对存储单元传来的数据进行处理，得到蝶形处理结果；

(5)判断FFT运算是否完成

5a)将已经参与运算的处理模块个数相加，得到的结果作为已经级联的处理模块数目；

5b)判断已经级联的处理模块数目是否与步骤(1)中所设置的需要参与FFT运算的处理模块级数相等，如果是，则认为FFT运算完成，执行步骤(6)的操作；否则，认为运算未完成，执行步骤5c)的操作；

5c)前级处理模块中的蝶形单元将蝶形处理结果通过数据总线传输给本级处理模块中的存储单元，在本级控制单元控制下存入“写”状态存储器组；本级处理模块的存储单元中的数据选择器将“读”状态的存储器组的输出数据传送给本级处理模块的蝶形单元，执行步骤(4)的操作；

(6)结果输出

输出模块接收多级处理模块的运算结果，进行倒位序后，输出最终结果。

6.根据权利要求书5所述的基于FPGA的高速可变点FFT处理方法，其特征在于，所述步骤(4)中的蝶形公式表述如下：

y(2i)=x(i)+x(i+N/2)×WNp;]]>

y(2i+1)=x(i)-x(i+N/2)×WNp;]]>

其中，y代表处理模块输出的数据序列，2i和2i+1分别代表处理模块的输出数据y(2i)和y(2i+1)在输出数据序列中的对应位置，i＝0,1,2,...，N/2，N为FFT处理器处理的数据点数，x代表处理模块输入的数据序列，i和i+N/2分别代表处理模块的输入数据x(i)和x(i+N/2)在输入数据序列中的对应位置，代表旋转因子。