[发明专利]防止电子系统数据传输紊乱的设备无效
申请号: | 201210365398.X | 申请日: | 2012-09-27 |
公开(公告)号: | CN102932098A | 公开(公告)日: | 2013-02-13 |
发明(设计)人: | 任小勇 | 申请(专利权)人: | 陕西子竹电子有限公司 |
主分类号: | H04L1/00 | 分类号: | H04L1/00;H04L12/861 |
代理公司: | 西安西达专利代理有限责任公司 61202 | 代理人: | 第五思军 |
地址: | 710077 陕西省西安市*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 防止 电子 系统 数据传输 紊乱 设备 | ||
技术领域
本发明涉及电子技术领域,特别涉及一种防止电子系统数据传输紊乱的设备。
背景技术
现在在电子系统数据传输过程内,由于电子系统内各种设备之间采用的通信信息不一致,但是为了满足实时通信传输的需求,往往就不顾通信信息的不一致而进行单纯的传输,这样极易引发通信数据在接收方出现紊乱,导致通信信息不清楚解析数据包出错的问题。
发明内容
本发明提供一种防止电子系统数据传输紊乱的设备,经由内置ARM处理芯片同所述的ARM处理芯片通信导通的通信协议不兼容触发中断器的中断信号控制器,ARM处理芯片内设置不兼容通信数据高速缓存。不会引发通信数据在接收方出现紊乱而导致通信信息不清楚解析数据包出错的问题。
为实现上述目的,本发明的技术方案为:
一种防止电子系统数据传输紊乱的设备,内置ARM处理芯片1同所述的ARM处理芯片1通信导通的通信协议不兼容触发中断器的中断信号控制器2,ARM处理芯片1内设置不兼容通信数据高速缓存3。
经由内置ARM处理芯片1同所述的ARM处理芯片1通信导通的通信协议不兼容触发中断器的中断信号控制器2,ARM处理芯片1内设置不兼容通信数据高速缓存3。不会引发通信数据在接收方出现紊乱而导致通信信息不清楚解析数据包出错的问题。
附图说明
图1为本发明的连接结构示意图。
具体实施方式
下面经由附图对本发明做进一步说明:
如附图1所示,防止电子系统数据传输紊乱的设备,内置ARM处理芯片1同所述的ARM处理芯片1通信导通的通信协议不兼容触发中断器的中断信号控制器2,ARM处理芯片1内设置不兼容通信数据高速缓存3。
经由内置ARM处理芯片1同所述的ARM处理芯片1通信导通的通信协议不兼容触发中断器的中断信号控制器2,ARM处理芯片1内设置不兼容通信数据高速缓存3。不会引发通信数据在接收方出现紊乱而导致通信信息不清楚解析数据包出错的问题。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于陕西子竹电子有限公司,未经陕西子竹电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210365398.X/2.html,转载请声明来源钻瓜专利网。