[发明专利]具有集成插槽的系统级封装

说明书

技术领域

本发明涉及一种具有集成插槽的系统级封装。

背景技术

封装解决方案持续发展以满足受具有更高集成电路密度的电子系统影响的日益严格的设计限制。例如，用于将电源和接地以及输入/输出（I/O）信号提供给单个半导体封装内的多个有源芯片的一种解决方案利用了一个或多个中间层来将有源芯片电耦接至封装基板。

然而，随着趋向更大规模集成系统的趋势通过将越来越多的有源芯片一同封装而继续，例如，这些系统对于由于不充分的散热和/或电磁屏蔽和/或差的信号完整性的性能下降的脆弱性可能变得尖锐。考虑到对通过更先进的系统级封装实施来确保可靠性能的这些及其他挑战，单使用中间层可能不能提供用于容纳形成大规模集成系统的有源芯片中的功率和热量分布的最佳解决方案。

发明内容

本发明提供了一种系统级封装，包括：第一有源芯片，其具有在所述第一有源芯片的上表面上的第一多个电连接器；中间层，其位于所述第一有源芯片上方；第二有源芯片，其具有在所述第二有源芯片的下表面上的第二多个电连接器；所述中间层被配置为选择性将所述第一多个电连接器中的至少一个耦接至所述第二多个电连接器中的至少一个；插槽，其包围所述第一有源芯片和所述第二有源芯片以及所述中间层，所述插槽电耦接至所述第一有源芯片、所述第二有源芯片和所述中间层中的至少一个。

上述系统级封装中，所述中间层包括至少一层选择性导电膜。

上述系统级封装中，所述选择性导电膜包括具有分散于其中的纳米线或纳米管的聚合物基体。

上述系统级封装中，所述插槽被配置为屏蔽所述第一有源芯片、所述第二有源芯片和所述中间层使之免于电磁干扰。

上述系统级封装中，所述插槽被配置为向所述第一有源芯片、所述第二有源芯片和所述中间层提供共用封装接地。

上述系统级封装中，所述插槽被配置为向所述第一有源芯片、所述第二有源芯片和所述中间层提供散热片。

本发明还提供了一种系统级封装，包括：第一有源芯片，其具有在所述第一有源芯片的上表面上的第一多个电连接器。选择性导电膜，其位于所述第一有源芯片上方；第二有源芯片，其具有在所述第二有源芯片的下表面上的第二多个电连接器；所述选择性导电膜被配置为选择性将所述第一多个电连接器中的至少一个耦接至所述第二多个电连接器中的至少一个；插槽，其包围所述第一有源芯片和所述第二有源芯片以及所述选择性导电膜。

上述系统级封装中，所述插槽电耦接至所述第一有源芯片、所述第二有源芯片和所述选择性导电膜中的至少一个。

上述系统级封装中，所述插槽被配置为屏蔽所述第一有源芯片、所述第二有源芯片和所述选择性导电膜使之免于电磁干扰。

上述系统级封装中，所述插槽被配置为向所述第一有源芯片、所述第二有源芯片和所述选择性导电膜提供共用封装接地。

上述系统级封装中，所述插槽被配置为向所述第一有源芯片、所述第二有源芯片和所述选择性导电膜提供散热片。

上述系统级封装中，所述选择性导电膜包括具有分布于其中的纳米线或纳米管的聚合物基体。

上述系统级封装中，所述选择性导电膜包括具有分布于其中的导电体的聚合物基体。

上述系统级封装中，所述选择性导电膜包括各向异性导电膜（ACF）。

本发明提供了一种用于制造系统级封装的方法，所述方法包括：配置第一有源芯片，所述第一有源芯片具有在所述第一有源芯片上表面上的第一多个电连接器；将中间层置于所述第一有源芯片上方；将第二有源芯片置于所述中间层上方，所述第二有源芯片具有在所述第二有源芯片的下表面上的第二多个电连接器；利用所述中间层选择性将所述第一多个电连接器中的至少一个耦接至所述第二多个电连接器中的至少一个；将所述第一有源芯片和所述第二有源芯片以及所述中间层密封在插槽中，所述插槽电耦接至所述第一有源芯片、所述第二有源芯片和所述中间层中的至少一个。

上述方法中，所述中间层包括至少一层选择性导电膜。

上述方法中，所述选择性导电膜包括具有分布于其中的纳米线或纳米管的聚合物基体。

上述方法中，所述插槽被配置为屏蔽所述第一有源芯片、所述第二有源芯片和所述中间层使之免于电磁干扰。

上述方法中，所述插槽被配置为向所述第一有源芯片、所述第二有源芯片和所述中间层提供共用封装接地。

上述方法中，所述插槽被配置为向所述第一有源芯片、所述第二有源芯片和所述中间层提供散热片。

附图说明