[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2011年10月5日提交的申请号为10-2011-0101388的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的实施例涉及一种半导体器件及其制造方法，更具体而言，涉及一种三维（3D）结构的非易失性存储器件及其制造方法。

背景技术

尽管断电，非易失性存储器件仍保留储存的数据。随着具有以单层制造在硅衬底上的存储器单元的2D结构的存储器件在提高集成度方面达到极限，提出了在硅衬底上垂直层叠存储器单元的3D结构的非易失性存储器件。

以下参照图1描述现有的3D非易失性存储器件的结构和特点。

图1是说明现有的3D非易失性存储器件的结构的截面图。

如图1所示，现有的3D非易失性存储器件包括从衬底10突出的沟道CH和沿着沟道CH垂直层叠的多个存储器单元MC。存储器件还包括形成在多个存储器单元MC之下的下选择栅LSG和形成在多个存储器单元MC之上的上选择栅USG。位线BL被设置在上选择栅USG之上并与沟道CH耦接。在这种结构中，串联耦接在下选择栅LSG与上选择栅USG之间的多个存储器单元MC形成单元串STRING，并且单元串STRING布置在衬底10上。

在图1中，附图标记11、14以及17表示层间绝缘层，附图标记12表示下选择线，附图标记15表示字线，以及附图标记18表示上选择线。此外，附图标记13和19表示栅绝缘层，附图标记16表示电荷阻挡层、电荷陷阱层和隧道绝缘层。

以下简单地描述了一种形成存储器单元MC的方法。首先，在交替地形成多个导电层和多个层间绝缘层之后，通过刻蚀所述多个导电层和所述多个层间绝缘层来形成沟槽。在沟槽的内壁上形成电荷阻挡层、电荷陷阱层和隧道绝缘层16之后，在沟槽内填充沟道层。在这种制造工艺中，沿着每个沟道CH层叠的多个存储器单元MC的电荷陷阱层是耦接的。

这里，电荷陷阱层起实质的数据仓库的作用，以用于通过将电荷注入到数据仓库或从数据仓库对电荷放电来储存数据。因此，在存储器单元MC的电荷陷阱层耦接的现有结构中，储存在存储器单元MC中的数据可能会因为储存在一个存储器单元MC中的电荷移动到另一个存储器单元MC而丢失。例如，如果电荷陷阱层由富硅的氮化物层（Si-rich nitride layer）形成，则储存的数据可能会因为储存在电荷陷阱层中的电荷移动而丢失。为了防止储存的数据丢失，电荷陷阱层可以由化学计量的氮化物形成。但是，如果电荷陷阱层由化学计量的氮化物形成，擦除操作速度会减慢。

发明内容

本发明的一个示例性实施例涉及一种具有改进的擦除特性的半导体器件及其制造方法。

在本发明的一个实施例中，一种半导体器件包括：交替层叠的字线和层间绝缘层；沟道层，所述沟道层穿通字线和层间绝缘层；隧道绝缘层，所述隧道绝缘层包围沟道层；以及第一电荷陷阱层，所述第一电荷陷阱层包围隧道绝缘层，分别插入在字线与隧道绝缘层之间，以及被掺杂有第一杂质。

在本发明的另一个实施例中，一种制造半导体器件的方法包括以下步骤：交替地形成第一材料层和第二材料层；形成穿通第一材料层和第二材料层的至少一个沟道层、以及包围沟道层的电荷陷阱层；通过刻蚀第一材料层和第二材料层来形成暴露出第一材料层的缝隙；去除被缝隙暴露出的第一材料层；将第一杂质注入到通过去除第一材料层暴露出的电荷陷阱层；以及在去除了第一材料层的区域中形成层间绝缘层或字线。

在本发明的另一个实施例中，一种制造半导体器件的方法包括以下步骤：交替地形成导电层和牺牲层；形成穿通导电层和牺牲层的至少一个沟道层、包围沟道层且被掺杂第一杂质的电荷陷阱层、以及包围电荷陷阱层的电荷阻挡层；通过刻蚀导电层和牺牲层来形成暴露出牺牲层的缝隙；去除被缝隙暴露出的牺牲层；刻蚀通过去除牺牲层暴露出的电荷阻挡层；去除通过刻蚀电荷阻挡层暴露出的电荷陷阱层；以及在去除了牺牲层、电荷阻挡层以及电荷陷阱层的区域中形成层间绝缘层。

附图说明

图1是说明现有的3D非易失性存储器件的结构的截面图；

图2是说明根据本发明的第一实施例的半导体器件的结构的截面图；

图3是说明根据本发明的第二实施例的半导体器件的结构的截面图；

图4是说明根据本发明的第三实施例的半导体器件的结构的截面图；

图5是说明根据本发明的第四实施例的半导体器件的结构的截面图；

图6是说明根据本发明的第五实施例的半导体器件的结构的截面图；