[发明专利]用于变长码率的二维游程长度受限约束编解码装置及方法

说明书

技术领域

本发明属于数据存储领域和通信领域。具体涉及当将二进制数据存储在矩形格子组成的平面上，无论是在水平方向还是在垂直两个方向上，在相邻数据”1”之间，数据“0”的游程长度最少等于1，最多不超过3的编解码方法及其使用装置。本发明是一种变长码率的编译码技术，即输出的二维码字长度和输入的一维数据长度之比是随着输入条件变化而变化，码率是变化的。 

背景技术

在当前主流的磁带和光盘存储技术中，数据是沿着轨道(Track)记录在存储介质上。在这些存储器中，为提高存储系统的可靠性，通常对二进制数据序列做必要的约束限制。其中最为常见的限制是RLL(d，k)游程长度受限约束(Runlength Limited Constraint)，d表示在连续数据“1”之间，“0”的游程长度最小值，k表示其最大值。通过选取适当的参数d可控制最高传输频率，以达到减少码间串扰的目的；在读取数据时，参数k则可确保有足够的跳变频率来满足对时钟同步控制的需求。著名的Miller码，即改进型调频码MFM（美国专利号3,108,261，公布日1963年10月22日），就是其中的一个代表。在MFM码中，相邻数据“1”之间，“0”的游程长度至少等于1，最多不超过3。 

近些年出现了以二维页面方式记录数据的新型存储器，比如全息存储器、二维光盘和二维图案记录等。这类存储器有一个共同特点：数据每次按照二维页面的方式存储在记录介质上，在读取数据时，也是按照整页整页的方式进行。图1描述了8×8的二进制比特数据在这种新型二维存储器中的布局示意。在这个例子中，一个方形格子代表了1位数据信息，即黑色代表“1”，白色代表“0”，每位二进制数据比特“0”或“1”都有4个比特信息和它本身直接相邻（即通常所说的上、下、左和右）。类似于在一维存储技术中对二进制序列做出的约束限制，在这种二维页面记录的存储器中，也需要对二维数据阵列在行（水平）方向和列（垂直）方向上做约束限制。不难看出，前面提到的改进型调频码（MFM），在这种二维情形下就不再有效，即由数据“0”和“1”构成的二维二进制数据阵列在行方向和列方向上不能同时满足当d=1及k=3的时候，对数据“0”的游程长度最小等于1，最多不超过3的限制要求。专利申请201110148840.9提出了一种带保护字的沿二维格子对角线编码方法，基于该专利的方法可构造出由数据“1”和数据“0”组成的二进制矩形数据阵列在行（水平）方向和列（垂直）方向两个方向能同时满足数据“0”的游程长度的最小值等于1，最多不超过3的二维数据阵列。但该专利给出的技术是固定码率的，码字长度和输入数据之比是固定值，即码率等于0.25。 

发明内容

本发明所要解决的技术问题是：提供用于变长码率的二维游程长度受限约束的编解码装置及使用方法，本发明的编解码方法和装置能解决由“0”和“1”构成的二维数据阵列在水平（行方向）和垂直（列方向）两个方向上，在相邻数据“1”之间，数据“0”的游程长度最小等于1，最大等于3的二维数据阵列构造的技术问题，相对于专利201110148840.9给出的码率等于0.25，本发明的平均编码码率大约提高了大约12.3%，达到了0.2808左右。 

为了达到上述发明目的，本发明采取的技术方案是：用于变长码率二维游程长度受限约束的编解码装置，包括编码器和解码器，所述编码器包括： 

一维数据流缓冲及分组模块，该模块在缓冲接收一维数据流的同时，按照2比特为一组将其划分成若干个一维数据字；

2×2码字生成模块，该模块根据编译码规则表，将一维数据流缓冲及分组模块划分的若干个一维数据字生成相应的2×2二维约束码字，按照先后产生次序输入到2×2码字写入二维字单元阵列模块的2×2字单元缓冲区；

二维字单元阵列构造模块，该模块将二维阵列划分成若干个由大小为2×2的二维字单元组成的二维字单元阵列，并置二维字单元阵列的每个二维字单元写入标志位等于可写标志；

2×2码字写入二维字单元阵列模块，该模块将2×2码字生成模块中的2×2二维约束码字序列从本模块的缓冲区按照先后顺序读出，并沿着二维字单元阵列对角行，逐行将2×2二维约束码字写入到二维字单元阵列中；

上述编码器的四个模块依次连接，最后通过其中的2×2码字写入二维字单元阵列模块将二维数据阵列输出给二维数据记录装置；

所述解码器包括：

二维阵列缓冲模块，该模块主要用于暂时存放从二维数据记录装置读取的大小为2N×2M的二维数据阵列；