[发明专利]半导体芯片的构造及制作方法

说明书

技术领域

本发明是涉及一种半导体芯片的构造及制作方法，特别是涉及一种长条形环状的半导体芯片构造及其制作方法。

背景技术

在芯片无源表面上设置一金属层(作为接地层)，并利用硅穿导孔(TSV，Through-Silicon Via)电性连接前述金属层与芯片有源表面之电路层，已成为主要的手段。硅穿导孔技术经常被运用在同一芯片或硅间隔件(interposer)的上下表面电路之间的电性连接，以应用在堆栈式的芯片封装中，因此硅穿导孔有利于3D堆栈式封装技术的发展，并能够有效提高芯片的整合度与效能。

然而前述金属层会妨碍刀具将晶圆分割为多个芯片，因此必须通过额外的制程将位于切割道区域上的金属层移除，因此使得整个芯片的制作过程耗时且增加成本。

故，有必要提供一种半导体芯片的构造及制作方法，以解决现有技术所存在的问题。

发明内容

本发明的主要目的在于提供一种半导体芯片的构造及制作方法。所述凹槽是一长条形半环状凹槽，分别位于定义芯片尺寸的四个侧边上，且所述凹槽的长度小于所述芯片的各侧边的边长并与相邻侧边上的凹槽不相连接。本发明的半导体芯片的制作方法可在单一步骤中同时制作出硅穿导孔及所述凹槽，不需如现有技术般再通过一道额外的黄光制作过程以提供图案化光刻胶层来形成凹槽，因此可节省制作半导体芯片的制作时间及材料成本。

为达成本发明的前述目的，本发明提供一种半导体芯片构造，其包含：一电路层；一有源表面、一无源表面及多个硅穿导孔。所述有源表面设有复数个芯片焊垫用以电性连接至所述电路层；所述无源表面设有一金属层及多个凹槽，所述金属层不覆盖所述凹槽；及所述多个硅穿导孔接触所述金属层且电性连接所述金属层至所述电路层；其中每一所述凹槽呈分别位于所述芯片的四个侧边上，且每一所述凹槽的长度小于所述芯片的侧边的边长。

再者，本发明提供另一种，本发明提供另一种半导体封装构造，其包含：一基板、一芯片及一封装体。所述芯片包含：一电路层；一有源表面、一无源表面及多个硅穿导孔。所述有源表面设有复数个芯片焊垫用以电性连接至所述电路层；所述无源表面设有一金属层及多个凹槽，所述金属层不覆盖所述凹槽；及所述多个硅穿导孔接触所述金属层且电性连接所述金属层至所述电路层；其中每一所述凹槽呈分别位于所述芯片的四个侧边上，且每一所述凹槽的长度小于所述芯片的侧边的边长。其中，所述芯片的无源表面的金属层朝下通过一焊锡层固定于所述基板上，所述芯片焊垫通过多条导线电性连接至所述基板；及所述封装体封装所述芯片于所述基板上；

另外，本发明提供一种半导体芯片的制作方法，其包含以下步骤：提供一晶圆包含复数个阵列排列的芯片以及复数个切割道区域位于所述芯片之间，每一所述芯片包含一有源表面及一无源表面，所述有源表面上设有一电路层；于每一所述芯片之无源表面上形成至少一盲孔以及于所述切割道区域形成多个沟槽；于所述无源表面上形成一第一金属层，所述第一金属层覆盖所述盲孔但不覆盖所述沟槽；利用所述第一金属层为电流路径，电镀一第二金属层；及沿所述多个切割道区域切割所述晶圆成为多个芯片。

附图说明

图1是本发明一实施例的半导体芯片的下视图。

图2A-2J是本发明一实施例的半导体芯片的制作方法示意图。

图3是本发明一实施例的半导体封装构造侧剖视图。

图4是本发明另一实施例的半导体芯片的下视图。

图5A-5B是本发明另一实施例的半导体芯片的制作方法部份示意图。

图6是本发明另一实施例的半导体封装构造侧剖视图。

具体实施方式

为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下：

在此特别说明，图中所绘的各物件并非按照各物件的标准比例(如基板、芯片与电路层的比例)，仅作为示意之用。

请参照图1所示，图1为本发明一实施例的半导体芯片10a的下视图。如图1所示，所述芯片10a的无源表面上设有一金属层16a(例如做为接地层)，其上设有多个硅穿导孔14及多个凹槽15a。其中，每一所述凹槽15a分别位于所述芯片10a的四个侧边上且呈一长条形半环状，并围绕有一残留部15b。每一所述凹槽15a的长度小于所述芯片10a的各侧边的边长，并与相邻侧边上的凹槽15a间隔设置(即不相连接)，因此所述芯片10a的四个角落分别具有一强化转角17，所述强化转角17因具有较厚的硅基材厚度，可提高所述芯片10a角落的结构强度及抗应力强度。