[发明专利]晶体管的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶体管的形成方法。

背景技术

晶体管作为最基本的半导体器件目前正被广泛应用，随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸变得比以往更短；然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。目前，现有技术主要通过提高晶体管沟道区的应力，以提高载流子迁移，进而提高晶体管的驱动电流，减少晶体管中的漏电流。

现有技术提高晶体管沟道区的应力的方法为，在晶体管的源/漏区形成应力层，其中，PMOS晶体管的应力层的材料为硅锗（SiGe），硅和硅锗之间因晶格失配形成的压应力，从而提高PMOS晶体管的性能；NMOS晶体管的应力层的材料为碳化硅（SiC），硅和碳化硅之间因晶格失配形成的拉应力，从而提高NMOS晶体管的性能。

现有技术具有应力层的晶体管形成过程的剖面结构示意图，如图1至图3所示，包括：

请参考图1，提供半导体衬底10，所述半导体衬底10表面具有栅极结构11。

请参考图2，在所述栅极结构11两侧的半导体衬底10内形成开口12，所述开口12的侧壁与半导体衬底10的表面构成“Σ”（西格玛，Sigma）形。

请参考图3，在所述开口12内形成应力层13，所述应力层13的材料为硅锗或碳化硅。

然而，现有技术所形成的具有应力层的晶体管的漏电流显效较为明显，晶体管的性能不良。

更多晶体管的形成方法请参考公开号为US 2011/0256681 A1的美国专利文件。

发明内容

本发明解决的问题是提供一种晶体管的形成方法，减少所形成的具有应应力层的晶体管的漏电流。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有栅极结构；以所述栅极结构为掩膜，在所述栅极结构两侧的半导体衬底内形成开口；在所述开口的底部表面、以及靠近底部的部分侧壁表面形成掺杂材料层，所述掺杂材料层暴露出所述开口靠近半导体衬底表面的部分侧壁表面，所述掺杂材料层内含有掺杂离子；对所述掺杂材料层进行热退火，使所述掺杂材料层中的掺杂离子自所述开口的底部、和靠近底部的部分侧壁表面扩散入半导体衬底内，在所述开口内由所述掺杂材料层覆盖的半导体衬底表面形成掺杂层；在所述热退火工艺之后，去除剩余的掺杂材料层；在去除剩余的掺杂材料层之后，在所述开口内形成应力层。

可选地，所述掺杂离子为p型离子或n型离子，所述p型离子包括硼离子或铟离子，所述n型离子包括磷离子或砷离子。

可选地，所述掺杂材料层的厚度等于或小于5纳米，材料包括含有p型离子的分子、或含有n型离子的分子。

可选地，所述掺杂材料层内掺杂离子的浓度为10¹⁵原子/立方厘米-10²¹原子/立方厘米。

可选地，所述掺杂材料层的形成工艺为磁控溅射工艺。

可选地，所述磁控溅射工艺的气压为0.1帕-10帕，电源频率30兆赫兹-40兆赫兹，功率密度为1瓦/平方厘米-40瓦/平方厘米，加速电压为300伏-400伏，溅射气体为氩气或氧气。

可选地，所述热退火为激光热退火、尖峰退火或高温退火，所述热退火的温度为600摄氏度-1500摄氏度，时间为20秒-80秒。

可选地，所述去除剩余的掺杂材料层的工艺为湿法刻蚀或干法刻蚀工艺。

可选地，所述开口的形状为“U”形或“Σ”形。

可选地，所述开口的形状为“U”形时，所述开口的形成工艺为：以栅极结构为掩膜，采用各向异性的干法刻蚀工艺在栅极结构两侧的半导体衬底内形成开口，所述开口的侧壁和底部平整，使所述开口呈“U”形。

可选地，所述开口的形状为“Σ”形时，所述开口的形成工艺为：以栅极结构为掩膜，采用各向异性的干法刻蚀工艺在栅极结构两侧的半导体衬底内形成开口，所述开口的侧壁与半导体衬底表面垂直；采用各向异性的湿法刻蚀工艺刻蚀所述开口，使所述开口的侧壁向半导体衬底内延伸，使所述开口的侧壁与半导体衬底的表面呈“Σ”形。

可选地，所述应力层的材料为硅锗或碳化硅，形成工艺为选择性外延沉积工艺。

可选地，所述栅极结构包括：位于半导体衬底表面的栅介质层，位于所述栅介质层表面的栅电极层，以及位于所述栅介质层和栅电极层两侧的侧墙。

可选地，所述栅介质层的材料为氧化硅时，所述栅电极层的材料为多晶硅。