[发明专利]一种半导体功率器件的结构无效

专利信息
申请号: 201210382111.4 申请日: 2012-10-10
公开(公告)号: CN103730493A 公开(公告)日: 2014-04-16
发明(设计)人: 苏冠创 申请(专利权)人: 深圳市力振半导体有限公司
主分类号: H01L29/78 分类号: H01L29/78;H01L29/06;H01L29/08;H01L29/417
代理公司: 暂无信息 代理人: 暂无信息
地址: 518057 广东省深圳市南山区粤兴三*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 半导体 功率 器件 结构
【权利要求书】:

1.一种半导体功率器件的结构是由基本单元横向双扩散场效应晶体管(LDMOS)组成,器件结构包括以下部分:

(1)N型衬底上是外延层,导电沟道在外延层表面,沟道的一端经N型轻掺杂漏区(LDD)连接至N型漏区,另一端连接至N型源区,多晶硅栅层之下为栅介质层,栅介质层之下为P型沟道,多晶硅栅层和栅介质层会与P型沟道两旁的N型源区和N型轻掺杂漏(LDD)区稍为交叠,交叠度宽小于1um;

(2)漏区处有一导电深沟槽连接漏极第一层金属布线至衬底,深沟槽侧壁是一N型掺杂层;

(3)源区处有接触孔沟槽穿过N型源区至P型区,在沟槽底有一P+掺杂区,浓度范围是1e14/cm3至5e15/cm3

(4)漏区处和源区处的接触孔填上金属插塞,把漏区和源区从外延层表面处穿过层间介质,连接至相应的层间介质之上的第一层金属布线;

(5)第一层金属布线上置有第二层的层间介质,这层间介质之上为第二层金属布线,第二层填上金属插塞的开孔把第一层金属布线连接至相应的第二层金属布线上,如源区的第一层金属布线透过相应的导电开孔连接至源区的第二层金属布线上,漏区金属与栅极金属也如是;

(6)通过金属掩模进行金属浸蚀,形成源电极金属垫层,漏电极金属垫层和栅电极金属垫层;

(7)第二层金属上可有钝化层,钝化层中有开孔用来连接焊球或金属打线;

(8)完成前度工序的硅片研磨至小于250um厚,然后在背面沉积多层金属。

2.根据权利要求1所述的一种半导体功率器件的结构,其中,多晶硅栅层是高掺杂的,多晶硅掺杂浓度为RS=5Ω/□至100Ω/□(方阻),多晶硅栅层可被金属化,如在多晶硅层表面形成钴化硅(CoSi),钛化硅(TiSi)或钨化硅(WSi)等,栅介质层的介质可以是氧化层。

3.根据权利要求1所述的一种半导体功率器件的结构,其中,N型衬底是高掺杂的,浓度高于1e19/cm3,其上的外延层可以是N型也可以是P型,浓度范围是1e14/cm3至5e16/cm3

4.根据权利要求1所述的一种半导体功率器件的结构,其中,漏区处的导电深沟槽可以由高掺杂的多晶硅形成,多晶硅掺杂浓度为RS=5Ω/□至100Ω/□(方阻);导电深沟槽也可以由金属插塞形成,金属插塞材料可以由钛层/氮化钛层和钨组成,沟槽深度从外延层表面至衬底方向算起深度范围为1um至5um;导电深沟槽也可以分为两部分,底部分深度为3um至4.5um,由高掺杂的多晶硅形成,顶部分深度为0.5um至2.0um,由金属插塞形成。

5.根据权利要求1所述的一种半导体功率器件的结构,其中,在源区金属垫层之下,漏区处的导电深沟槽顶部被层间介质封上,不与第一层金属连接,第一层金属布线全被源区用作导电,在漏区金属垫层之下,第一层金属与漏区处的导电深沟槽顶部连接,交叠小于1um,余下的第一层金属尽量让与源区用作导电。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市力振半导体有限公司,未经深圳市力振半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210382111.4/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top