[发明专利]工艺兼容去耦电容器及制造方法

说明书

技术领域

本发明涉及半导体领域，更具体地，涉及工艺兼容去耦电容器及其制造方法。

背景技术

在过去几十年中，半导体集成电路行业经历了迅速发展。半导体材料与设计的技术进步产生了越来越小和更加复杂的电路。这些材料和设计的进步随着与处理和制造相关的技术同样经历技术进步而变得可能。在半导体发展的进程中，每单位面积的互连器件的数量随着可以可靠制造的最小部件尺寸的减少而增加。

半导体中许多的技术进步发生在存储器件领域，其中一些涉及电容器。此外，可以在集成电路(IC)的其它应用中使用电容器，包括用于信号调节。在特定电路的操作期间，电源线可以提供相对高强度的瞬变电流。这些情况可能会引起电源线上的噪声。具体地，电源线上的电压会在瞬变电流的瞬变时间特别短或者线的寄生电感或寄生电阻较大时发生波动。为了改善这种情况，可以使用滤波或去耦电容器来作为临时电荷库，从而防止电源电压的瞬间波动。

将去耦电容器集成在特定系统级芯片(SOC)(特别是包括特定类型存储器的那些)中会引起多种问题。例如，一些去耦电容器可能承受由多晶硅电容器电极板的掺杂特性引起的电容变化。这些器件可根据所施加的电压而表现出相当大的电容变化，因此具有较大的电容电压系数，并且可能具有存在问题的寄生效应。特定SOC上的去耦电容器至今不能彻底满足要求，并且可能在将来产生越来越多的问题。

发明内容

根据本发明的一个方面，提供了一种去耦电容器器件，包括：底部电极；第一介电层部分，位于底部电极上方并与底部电极物理接触，在介电层沉积工艺中沉积第一介电层部分，介电层沉积工艺还沉积非易失性存储(NVM)单元中的第二介电层部分，通过单个掩模图案化第一介电层部分和所述第二介电层部分；以及顶部电极，位于第一介电层部分上方并与第一介电层部分物理接触，使得顶部电极、第一介电层和底部电极形成去耦电容器。

优选地，第二介电层部分形成NVM单元的金属-绝缘体-金属(MIM)结构中的绝缘层，MIM结构进一步包括底部MIM电极和顶部MIM电极，底部MIM电极由通过第一金属工艺沉积的第一金属层形成，底部电极也由所述第一金属层形成，并且顶部MIM电极由通过第二金属工艺沉积的第二金属层形成，顶部电极也由第二金属层形成。

优选地，介电层沉积工艺沉积包括NiO、TiO、HfO、ZrO、ZnO、WO₃、Al₂O₃、TaO、MoO和CuO中的至少一种的介电层。

优选地，第一金属层包括Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN和Cu中的至少一种；以及第二金属层包括Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN和Cu中的至少一种。

优选地，电容器是平面型电容器、圆筒型电容器、条型电容器和通过双镶嵌工艺形成的电容器中的一种。

根据本发明的另一方面，提供了一种系统级芯片(SOC)器件，包括：电阻随机存取存储器(RRAM)单元，RRAM单元包括金属-绝缘体-金属(MIM)结构，MIM结构包括底部MIM电极、MIM绝缘层和顶部MIM电极，MIM结构位于金属间介电层中；去耦电容器，去耦电容器包括底部电容器电极、电容器绝缘层和顶部电容器电极，去耦电容器位于金属间介电层中；以及逻辑区，包括位于衬底上的多个晶体管。

优选地，由第一工艺形成底部MIM电极和底部电容器电极，由第二工艺形成MIM绝缘层和电容器绝缘层，以及由第三工艺形成顶部MIM电极和顶部电容器电极。

优选地，MIM结构和去耦电容器使用单个掩模形成。

优选地，该SOC器件进一步包括多个金属间介电层，去耦电容器和MIM结构位于多个金属间介电层的一层中。

优选地，逻辑区的一部分位于去耦电容器下方，但是与去耦电容器没有导电接触。

优选地，去耦电容器包括多个去耦电容器，其中，多个去耦电容器中的每一个都包括底部电容器电极、电容器绝缘层和顶部电容器电极，多个去耦电容器均位于金属间介电层中并由单个掩模形成。

优选地，该SOC器件进一步包括易失性存储单元，易失性存储单元包括使用单个掩模形成的电容存储元件，电容存储元件具有由第一工艺形成的底部电容元件电极、由第二工艺形成的电容绝缘层以及由第三工艺形成的顶部电容电极。

优选地，易失性存储单元是动态随机存取存储器(DRAM)单元。