[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

SOI衬底，其具有第一区域和第二区域；

形成在所述SOI衬底上的多层布线层，该多层布线层具有依次交替地堆叠的绝缘层和布线层；

形成在所述SOI衬底的上方的第一电感器；以及

形成在所述SOI衬底的上方的并且位于所述第一电感器之上的第二电感器，

其中，在所述第一电感器和所述第二电感器之间未形成有电感器。

2.根据权利要求1所述的半导体器件，还包括：

埋入绝缘层，该埋入绝缘层使所述第一区域和所述第二区域彼此绝缘，

其中，所述第一区域和所述第二区域彼此具有不同的参考电势。

3.根据权利要求2所述的半导体器件，还包括：

形成在所述第一区域中的第一电路，该第一电路连接到所述第一电感器和所述第二电感器之中的一个电感器。

4.根据权利要求3所述的半导体器件，还包括：

其中，所述第一电路连接到所述第一电感器。

5.根据权利要求3所述的半导体器件，还包括：

形成在所述第二区域中的第二电路，该第二电路连接到所述第一电感器和所述第二电感器之中的另一个电感器，

其中，所述第一电路和所述第二电路彼此具有不同的参考电势。

6.根据权利要求5所述的半导体器件，其中，

所述第一电路具有第一晶体管，并且所述第二电路具有第二晶体管。

7.根据权利要求6所述的半导体器件，其中，

所述第一晶体管和所述第二晶体管彼此具有不同的参考电势。

8.根据权利要求5所述的半导体器件，

其中，所述SOI衬底还具有设置在所述第一区域和所述第二区域之间的第三区域，

其中，所述第一电感器和所述第二电感器形成在所述第三区域中，

其中，所述第一电感器连接到所述第一电路，并且

其中，所述埋入绝缘层使所述第三区域绝缘于所述第一区域和所述第二区域。

9.一种半导体器件，包括：

衬底；

形成在所述衬底的上方的第一绝缘层；

形成在所述第一绝缘层的上方的第一布线层；

形成在所述第一布线层中的第一电感器；

形成在所述第一布线层中的第一布线；

形成在所述第一布线层的上方的第二绝缘层；

形成在所述第二绝缘层的上方的第二布线层；

形成在所述第二布线层中的第二布线；以及

形成在所述第二布线层之上的第二电感器，并且该第二电感器与所述第一电感器重叠，

其中，所述第一电感器和所述第二电感器具有螺旋布线图案，

其中，在所述第一电感器和所述第二电感器之间未设置有电感器。

10.根据权利要求9所述的半导体器件，还包括：

形成在所述第二布线层的上方的第三布线层，

其中，所述第二电感器形成在所述第三布线层中。

11.根据权利要求9所述的半导体器件，还包括：

第一电路，该第一电路连接到所述第一电感器并且具有第一晶体管；

第二电路，该第二电路连接到所述第二电感器并且具有第二晶体管，

其中，所述第一晶体管的栅极绝缘膜的厚度比所述第二晶体管的栅极绝缘膜的厚度厚。

12.根据权利要求9所述的半导体器件，还包括：

第一电路，该第一电路连接到所述第二电感器并且具有第一晶体管；

第二电路，该第二电路连接到所述第一电感器并且具有第二晶体管，

其中，所述第一晶体管的栅极绝缘膜的厚度比所述第二晶体管的栅极绝缘膜的厚度厚。

13.根据权利要求9所述的半导体器件，其中，

所述衬底是SOI衬底。

14.根据权利要求9所述的半导体器件，还包括：

形成在所述衬底的第一区域的上方的第一晶体管；

形成在所述衬底的第二区域的上方的第二晶体管，

其中，所述第一电感器和所述第二电感器形成在所述衬底的第三区域的上方，

其中，在所述第三区域的上方的所述第一电感器和所述第二电感器之间未形成有螺旋布线电感器。