[发明专利]一种采用串行通信接口的同步时分多路复用总线通信方法

说明书

技术领域

本发明涉及的是一种总线通信方法，具体涉及的是一种采用串行通信接口的同步时分多路复用总线通信方法。

背景技术

在工业控制中，自动装置总会使用大量的输入和输出接口，用来采集各种传感器的信号、开关量信号，以及控制继电器的出口。在形式上大多是采用主控板和输入、输出板实现。早些时候，输入、输出板的每一个通道都是与主控板的MCU引脚直接相连，这就需要主控MCU的引脚必须满足量的需求，同时不同的应用场合需要的输入、输出的个数也不一样，造成主控板的通用性下降。

目前，自动装置已经普遍采用总线来做为主控板与输入、输出板之间通信的桥梁。在输入、输出板上具有MCU用来处理各种输入、输出信号，并与主控板的MCU进行通信，因而内部总线的结构决定了自动装置的时效性与稳定性。然而普通的串行或并行通信方式并不能满足强干扰下的实时通信需求，因此，各厂家开始开发各自装置的总线来满足强干扰下的实时通信需求。但由于目前的装置内部总线种类繁多，如有并行总线，也有串行总线，有通过FPGA实现的，也又通过CPLD实现的，以及有通过其他MCU实现的；有使用SPI接口的，有使用SCI接口的，也有使用CAN接口的等繁多复杂。对于这种主控板与输入、输出板之间通信报文不长且长度固定的场合，很难开发出结构简单合乎要求的总线，难以满足实时通信的要求。

为满足上述要求，目前很多也都使用了TDM（时分多路复用）的总线技术来开发总线，如中国专利申请号200420025265.9，公开号为CN2710264公开的《时分多路实时通讯总线》，其是采用SPI的时分多路实时通讯总线，它是由主机、从机，以及SPI通讯总线中的：MOSI数据线、MISO数据线、SCK数据时钟信号线和SS从机SPI通讯片选控制线构成，其特征在于包括一个判断模块，所述的主机的MOSI数据线、MISO数据线以及SCK数据时钟信号线分别与各从机的MOSI数据线、MISO数据线以及SCK时钟信号线相连接，其中主机的SCK时钟信号线在各从机的SCK时钟信号线相连接的同时还额外引入到各从机所属的判断模块，而各判断模块的输出控制线与各对应从机的SPI通讯片选控制线SS相连。该通讯总线利用每个信号在时间上的交叉，就可以在一条物理信道上传输多个数字信号，从而使自动装置的通用性得以扩大，特别是在需要大量开关量输入输出的应用场合。而这种通讯总线虽然达到了实时通讯的目的，但其由于硬件电路以及线路复杂，总线的实现对MCU的硬件要求较高，其实现方法复杂，大大增加了使用成本，通信实时性难以可控，通信实时性受到硬件电路的影响，同时影响通信的可靠性和总线的速度。因此，基于上述，无论是哪种内部总线方式，要么是采用了额外的高速逻辑芯片来提高总线的速度和可靠性，要么是采用了多根数据线或者额外的电路来对总线进行控制以保证速度和可靠性，或者是在速率和可靠性上做一个取舍，其均对MCU的硬件要求较高，硬件电路复杂，受到硬件设备影响度大，使其通信的可靠性和总线的速度受到了局限性，难以实现高可靠性同时又能满足高速度的实时性要求。

发明内容

针对现有技术上存在的不足，本发明目的是在于提供一种在绝大多数MCU都具备的基础上，仅利用两根物理连线实现高可靠的差分连接，同时又能满足高速度的实时性要求的同步时分多路复用总线通信方法，解决了装置内部模块的总线通信问题，实现通信实时性可控，减少硬件电路复杂程度，增强通用性和可靠性。

为了实现上述目的，本发明是通过如下的技术方案来实现：

一种采用串行通信接口的同步时分多路复用总线通信方法，其包括主机和多个从机，所述主机和从机均包括SCI（Serial Communication Interface，串行通信接口）接口和具有定时器的微控制单元（MCU），所述主机和从机的收、发数据线均分别与总线相连接，其特征在于，其总线通信方法为：当主机每发送一次各从机对应需要的下行数据报文时，各个从机通过SCI接口接收数据，等待一段时间间隔后，从机开始发送上行数据报文，每当上一从机发送上行数据报文后，等待相同的时间间隔，下一从机开始发送上行数据报文，依次类推实现总线通信方法；

所述从机发送上行数据报文方法：从机接收数据后，判断是否为主机数据；当数据判断为不是主机数据时，对数据不做处理，从机继续接收数据；

当数据为主机数据时，启动定时器，再对接收的主机数据进行数据校验，如果校验不通过则关闭定时器，继续接收总线数据；如果校验通过，从机开始进行数据处理，等待到定时器中断发生时，从机通过SCI发送数据报文。