[发明专利]用于半导体晶圆的混合接合系统及方法

说明书

相关申请的交叉参考：

本申请涉及以下共同待决和普通转让的专利申请，该专利申请的全部公开内容通过引用结合到本文中：该申请序号为13/488,745，于2012年6月5日提交，标题为“Three Dimensional Integrated Circuit Structures and Hybrid Bonding Methods for Semiconductor Wafers”。

技术领域

本发明涉及用于半导体晶圆的接合系统及方法。

背景技术

半导体器件被使用在各种电子应用中，诸如，个人计算机、手机、数码相机，以及其他电子设备中。通常通过在半导体衬底上方连续地沉积绝缘或介电层、导电层、以及半导体材料层，并且使用光刻图案化各种材料层从而形成电路部件及其上的元件来制造半导体器件。通常在单个半导体晶圆上制造有数十或数百个集成电路并且通过在两个集成电路之间沿着切割线进行切割来将晶圆上的各个管芯分离成单个的。通常是在例如，多芯片模式下或其他类型的封装方式下分别封装各个管芯。

半导体工业通过不断减小最小部件尺寸而持续改进了各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，其允许更多的部件集成到给定区域中。在一些应用中，这些更小的电子部件也需要更小的封装件，该封装件与过去的封装件相比利用更少的面积。

三维集成电路(3DIC)是半导体封装的最新发展，在该封装中多个半导体管芯彼此上下堆叠，诸如封装件上封装件(PoP)和封装件中系统(SiP)封装技术。例如，由于堆叠的管芯之间的互连长度得以减小，3DIC提供了改进的集成密度和其他优势，诸如更快的速度和更高的带宽。

混合接合是一种用于3DIC的接合工序，其中使用混合接合技术将两个半导体晶圆接合到一起。在2012年6月5日提交的、序列号为13/488,745，标题为“Three Dimensional Integrated Circuit Structures and Hybrid Bonding Methods for Semiconductor Wafers”的专利申请中描述了一些形成3DIC的方法，该申请以其全部内容作为参考结合到本文中。

发明内容

为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种用于半导体晶圆的混合接合系统，所述系统包括：室；设置在所述室内的多个副室；以及设置在所述室内的机械夹持器，适用于在所述多个副室之间移动所述室内的多个半导体晶圆，其中所述多个副室包括：适用于从所述多个半导体晶圆去除保护层的第一副室；适用于在将所述多个半导体晶圆混合接合在一起之前激活所述多个半导体晶圆的顶面的第二副室；以及适用于对准所述多个半导体晶圆和将所述多个半导体晶圆混合接合在一起的第三副室。

在上述混合接合系统中，还包括适用于支撑多个第一半导体晶圆的第一加载端口，适用于支撑多个第二半导体晶圆的第二加载端口，以及适用于支撑多个已经被所述系统混合接合到一起的第一半导体晶圆和第二半导体晶圆的第三加载端口，其中，所述第一加载端口、所述第二加载端口，以及所述第三加载端口设置在所述机械夹持器的附近。

在上述混合接合系统中，其中，所述系统包括单个平台。

在上述混合接合系统中，其中，所述多个副室还包括第四副室，适用于在将所述多个半导体晶圆混合接合在一起之前清洁所述多个半导体晶圆。

在上述混合接合系统中，其中，所述多个副室还包括第四副室，适用于在将所述多个半导体晶圆混合接合在一起之前清洁所述多个半导体晶圆，其中，对于所述系统，在所述第四副室中清洁所述多个半导体晶圆和在所述第三副室中混合接合所述多个半导体晶圆之间的处理时间段包括大约30分钟或小于30分钟。

在上述混合接合系统中，其中，所述第一副室或所述第二副室包括用于所述多个半导体晶圆中的一个半导体晶圆的加热的支撑件、与所述第一副室或所述第二副室连接的泵、清洗管线、和桶；其中，所述第一副室或所述第二副室还包括与所述桶连接的起泡器。