[发明专利]用于具有背侧照明的高速CMOS图像传感器的多行同时读出方案

说明书

相关申请案的交叉参考

本申请案根据35U.S.C.119(e)主张2011年10月11日申请的第61/545,993号美国临时申请案的优先权，所述申请案特定地以全文引用的方式并入本文。

技术领域

本发明的实施例大体上涉及一种系统、方法和设备，其实施用于具有背侧照明的高速CMOS图像传感器的多行同时读出方案。本发明的另一实施例大体上涉及一种系统、方法和设备，其实施高动态范围子取样架构。本发明的又一实施例大体上涉及一种系统、方法和设备，其实施用于高性能CMOS图像传感器的算术计数器电路。

背景技术

高速图像传感器已经广泛用于不同领域中的许多应用中，所述领域包含汽车领域、机器视觉领域以及专业视频摄影的领域。高速图像传感器的发展进一步受到消费者市场对具有减少的滚动快门效应的高速慢动作视频和正常高清晰度(HD)视频的持续需求所驱动。

具有背侧照明的互补金属氧化物半导体(“CMOS”)图像传感器在高端CMOS图像市场中是主导的，因为其可组合高性能与成熟CMOS图像传感器工艺以用于大量生产。具有背侧照明的CMOS图像传感器提供了针对高速下(即，对于60FPS的16.7ms)的较好低光性能的较高敏感性的独特优点。此优点使得具有背侧照明的CMOS图像传感器对于不包含在照相应用中可用的闪光灯或频闪灯的视频应用是需要的。具有背侧照明的CMOS图像传感器还提供了像素阵列的前侧上的布线的更大灵活性，且可实施更复杂的布线以获得更好性能。

当前CMOS图像传感器上的高速架构实施多通道列并行架构，其中帧速率受到行时间限制，所述行时间界定为传感器读出阵列中的一行像素所花的时间。此行时间限制产生了高速图像传感器设计的瓶颈。

此外，许多应用需要高动态范围(HDR)来俘获从夜视的10^-1勒克斯到明亮日光或直接顶光的光条件的10⁵勒克斯的场景照明范围。此高动态范围对应于至少100dB的动态范围。当前的电荷耦合装置(CCD)和CMOS传感器无法实现此范围，原因在于满阱限制和通常约为60～70dB的噪声底限限制。需要高动态范围传感器设计来将CMOS图像传感器的应用扩展到高动态范围领域中。

列并行模/数(ADC)架构由于与全局ADC架构相比其在速度、功率和结构噪声减少方面较好的性能而已经广泛使用。列并行ADC结合较高级的CMOS技术提供了较好的功率消耗和面积效率，同时提供较复杂的图像处理能力。

发明内容

本文描述一种实施用于具有背侧照明的高速CMOS图像传感器的多行同时读出方案的系统、方法和设备。在一个实施例中，操作图像传感器的方法以获取色彩像素阵列内的图像数据开始，且随后同时读出来自所述色彩像素阵列中的第一组多个行的所述图像数据。在此实施例中，同时读出来自所述第一组多个行的所述图像数据包含：同时地通过第一读出电路选择来自所述第一组的所述图像数据的第一部分且通过第二读出电路选择来自所述第一组的所述图像数据的第二部分。在此实施例中，来自所述第一组的所述图像数据的所述第一和第二部分不同，且所述第一和第二读出电路也不同。

本文还描述一种实施高动态范围子取样(“HDR区间”)架构的系统、方法和设备。在一个实施例中，使用包含像素阵列的图像传感器，所述像素阵列包含具有第一积分时间的第一超级行和具有第二积分时间的第二超级行。在此图像传感器中实施高动态范围(HDR)区间算法的方法通过将来自第一超级行的图像数据读出到计数器中而开始。所述第一超级行是像素阵列的第一组多个行。随后可将来自第一超级行的图像数据乘以一因数以获得经相乘的数据。所述因数是第一积分时间与第二积分时间之间的比率。随后将经相乘的数据与预定数据进行比较。在此实施例中，将来自第二超级行的图像数据读出到计数器中。第二超级行是像素阵列的第二组多个行。如果经相乘的数据大于预定数据，那么将来自第一超级行的经相乘的数据存储在计数器中。然而，如果经相乘的数据小于预定数据，那么将来自第二超级行的图像数据存储在计数器中。