[发明专利]铜连线结构及其形成方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种铜连线结构及其形成方法。

背景技术

微电子产业随着摩尔定律的推演，朝着更小尺度和线宽极限逼近。伴随着特征尺寸不断下降，客观上带来了许多集成技术上的革新，其中基于通孔硅（Through Silicon via，TSV）垂直互连的叠层封装方式以其短距离互连和高密度集成的关键技术优势引领3D封装技术发展的潮流。

3D封装技术中用到的TSV技术为一系列的技术的集成，包括：首先在半导体衬底上形成介质层，并通过常用的涂覆光刻胶、曝光、刻蚀等工艺在所述介质层上形成开孔；然后，在所述开孔内形成阻挡层，并在阻挡层表面形成铜种子层和填充金属层；最后，采用化学机械研磨工艺去除所述开孔外的阻挡层、铜种子层和金属层。

其中，之所以需要在所述介质层和所述铜种子层之间引入一层阻挡层，是为了防止铜向硅中扩散而形成复合中心，影响硅的半导体性能，造成器件性能退化。所述阻挡层要求有良好的热稳定性，并分别与所述铜种子层和所述介质层都有较强的结合力。

然而，在实际生产中发现，现有技术形成的铜种子层的性能不稳定，表面也不够平整，使得晶圆的良率很低。

发明内容

本发明提出一种铜连线结构及其形成方法，其目的在于：使铜种子层的镜像更加稳定，表面更加平整，从而减少与空气的氧化反应，提高晶圆的良率。

为了实现上述目的，本发明提出的一种铜连线结构的形成方法，包括:

提供半导体衬底；

在所述半导体衬底表面形成介质层；

在所述介质层内形成开孔，所述开孔暴露所述半导体衬底；

采用物理气相沉积工艺在所述开孔内以及介质层上形成阻挡层，所述物理气相沉积工艺使用直流电源和射频电源；

在所述阻挡层上形成铜种子层和金属层；

采用化学机械研磨工艺去除所述开孔外的阻挡层、铜种子层和金属层。

进一步的，所述阻挡层包括依次形成的第一阻挡层和第二阻挡层。

进一步的，所述第一阻挡层的材质是TaN。

进一步的，所述第一阻挡层的厚度范围为100~200埃。

进一步的，形成所述第一阻挡层时，所述直流电源功率范围为100W-20000W，射频电源的功率范围为500W-3000W。

进一步的，所述第二阻挡层的材质是Ta。

进一步的，所述第二阻挡层的厚度范围为700~2000埃。

进一步的，形成所述第二阻挡层时，所述直流电源功率范围为100W-20000W，射频电源的功率范围为500W-3000W。

进一步的，所述介质层是采用化学气相沉积方式形成的。

进一步的，在所述介质层内形成开孔的步骤包括：

在所述介质层上形成图案化的光阻层；

以所述图案化的光阻层为掩膜，刻蚀所述介质层形成所述开孔；

去除所述图案化的光阻层。

进一步的，所述铜种子层是采用溅射方式形成的。

进一步的，所述金属层是采用电镀方式形成的。

本发明还提出了一种铜连线结构，采用上述中任意一种方法形成，包括：

半导体衬底；

形成于所述半导体衬底表面的介质层；

形成于所述介质层中的开孔；

依次形成于所述开孔中的阻挡层、铜种子层和金属层。

与现有技术相比，本发明的主要有益效果在于：使用直流电源和射频电源在半导体衬底介质层的开孔内形成阻挡层，使形成的阻挡层表面平整，并且使后续形成于阻挡层表面的铜种子层镜像更加稳定，表面更加平整，从而能够很好的避免铜种子层放置久与空气发生反应导致整个器件性能下降的问题，延长其排队时间。

附图说明

图1为本发明一实施例中铜连线结构的形成方法的流程示意图。

图2~图7为本发明一实施例中铜连线结构的形成方法的制作过程的结构示意图。

具体实施方式