[发明专利]一种阈值电压调节方法

权利要求书

1.一种阈值电压调节方法，应用于深N阱高压CMOS集成电路的制造过程中，其特征在于，所述方法包括：

在形成深N阱高压CMOS集成电路的第一P阱、第二P阱及第三P阱过程中，向所述第一P阱、所述第二P阱及所述第三P阱中注入符合第一预设条件的第一离子，所述第一离子分两次注入，所述两次注入的能量值不同，用来对所述高压NMOS和所述高压PMOS的源漏击穿电压和阈值电压进行调节；

其中，所述深N阱高压CMOS集成电路至少包含第一P阱、第二P阱、第三P阱和第一N阱、第二N阱、第三N阱，所述第一N阱对应低压PMOS，所述第一P阱对应低压NMOS，所述第二N阱和所述第二P阱对应所述高压NMOS，所述第三N阱和所述第三P阱对应所述高压PMOS。

2.如权利要求1所述的方法，其特征在于，在所述向所述第一P阱、所述第二P阱及所述第三P阱中注入符合第一预设条件的第一离子之前，所述方法还包括：

在P型衬底中制作深N阱；

在所述P型衬底的除所述深N阱对应的第一区域外的第二区域形成所述第一P阱、所述第二P阱、所述第一N阱、所述第二N阱，在所述第一区域形成所述第三N阱和所述第三P阱。

3.如权利要求1所述的方法，其特征在于，所述向所述第一P阱、所述第二P阱及所述第三P阱中注入符合第一预设条件的第一离子，具体为：

向所述第一P阱、所述第二P阱及所述第三P阱中注入能够对所述高压NMOS和所述高压PMOS的源漏击穿电压和阈值电压进行调节的硼离子。

4.如权利要求3所述的方法，其特征在于，所述向所述第一P阱、所述第二P阱及所述第三P阱中注入能够对所述高压NMOS和所述高压PMOS的源漏击穿电压和阈值电压进行调节的硼离子，具体包括：

步骤201，向所述第一P阱、所述第二P阱及所述第三P阱中注入能量值为第一能量值的硼离子；

步骤202，向所述第一P阱、所述第二P阱及所述第三P阱中注入能量值为第二能量值的硼离子，所述第二能量值大于所述第一能量值；

其中，在执行所述步骤201和所述步骤202过程中，所述步骤201在所述步骤202之前；或所述步骤201在所述步骤202之后。

5.如权利要求1所述的方法，其特征在于，在所述向所述第一P阱、所述第二P阱及所述第三P阱中注入符合第一预设条件的第一离子之后，所述方法还包括：

在形成的所述第一N阱、所述第二N阱、所述第三N阱表面及所述第一P阱、所述第二P阱、所述第三P阱表面的第三区域，形成场氧化层；

在除所述第三区域外的第四区域，形成厚栅氧化层。

6.如权利要求5所述的方法，其特征在于，在所述形成厚栅氧化层之后，所述方法还包括：

通过光刻将所述低压NMOS和所述低压PMOS对应的区域上的光刻胶去除，将符合第二预设条件的第二离子注入到所述第一N阱和所述第一P阱中，对所述低压PMOS和所述低压NMOS的阈值电压进行调节。

7.如权利要求6所述的方法，其特征在于，所述将符合第二预设条件的第二离子注入到所述第一N阱和所述第一P阱中，具体为：

向所述第一N阱和所述第一P阱中注入能够对所述低压NMOS和所述低压PMOS的阈值电压进行调节的硼离子或二氟化硼离子。

8.如权利要求6所述的方法，其特征在于，在所述将符合第二预设条件的第二离子注入到所述第一N阱和所述第一P阱中之后，所述方法还包括：

腐蚀所述低压NMOS和所述低压PMOS对应的区域上的厚栅氧化层，在所述低压NMOS和所述低压PMOS对应的区域上形成薄栅氧化层，其中，所述厚栅氧化层的厚度大于所述薄栅氧化层的厚度；

在所述第三区域和所述第四区域表面通过淀积形成多晶硅；

对所述多晶硅进行光刻和刻蚀、在第五区域形成多晶硅栅，其中，所述第五区域属于所述第三区域和/或所述第四区域；

在除所述第三区域和所述第五区域外的第六区域制作N+源/漏区和P+源/漏区，其中，所述第六区域属于所述第四区域。

9.如权利要求8所述的方法，其特征在于，所述制作P+源/漏区，具体为：

通过光刻将用于形成P+源/漏区的第七区域上的光刻胶去除，向所述第七区域注入符合第三预设条件的第三离子，其中，所述第七区域属于第六区域。