[发明专利]一种混合极性同或/或电路的功耗优化方法

说明书

技术领域

本发明涉及一种集成电路设计中电路的功耗优化方法，尤其是涉及一种混合极性同或/或电路的功耗优化方法。 

背景技术

集成电路工作频率和集成度的不断提高，导致电路的总功耗越来越高，急剧上升的功耗增加了系统的生产、封装成本以及散热成本，也对系统的可靠性造成很大的影响。低功耗已成为超大规模集成电路（VLSI）设计的重要目标之一，特别是在便携式设备中，低功耗已超越面积和性能成为首要设计约束。当前低功耗技术的研究，大多是针对与/或（AND/OR）和与非/异或（NAND/NOR）电路进行的，典型的实现方式是产生一个逻辑函数的多级AND/OR表达式或者NAND/NOR表达式，然后对其进行功耗优化。研究表明，较之传统的布尔逻辑电路，基于同或/或（XNOR/OR）运算的里德穆勒（Reed-Muller；RM)逻辑不仅有更好的可测试性，而且用其实现的算术逻辑部件、通信系统和错误校验等功能电路在功耗、面积等方面具有显著优势。因此，研究里德穆勒电路低功耗优化技术对发展和完善集成电路低功耗设计方法有重要意义。 

固定极性RM(Fixed-Polarity Reed-Muller；FPRM)表达式和混合极性RM(Mixed-Polarity Reed-Muller；MPRM)表达式是两种重要的RM逻辑展开式。对于n输入RM逻辑电路，FPRM表达式的极性个数是MPRM表达式的极性个数的(2/3)ⁿ，且MPRM表达式的极性包括FPRM表达式的所有极性，所以功耗优化时，MPRM电路相比FPRM电路更可能获得功耗最小RM电路。对于多输入门的低功耗分解，已提出三种典型的算法：Min-Huffman算法、Narayanan and Liu算法和Zhou and Wong算法。P.Wang,J.Lu,J.Xu,et al.Power optimization algorithm based on XNOR/OR logic[J].Journal ofElectronics(China).2009,26(1):138-144（汪鹏君，陆金刚，徐建.基于XNOR/OR逻辑的功耗优化算法.电子科学学刊（英文版）.2009,26(1):138-144。）（以下简称文献1） 中将这些算法应用于XNOR/OR门的低功耗分解，从而提出针对FPRM电路的功耗优化算法，但这些算法只局限于对FPRM电路进行优化。MPRM电路的巨大极性搜索空间也导致其电路性能优化的时间和空间复杂度都高于FPRM电路，因此，在MPRM逻辑电路的优化理论和求解方法上急需新的突破。 

发明内容

本发明所要解决的技术问题是提供一种可以使同或/或电路的功耗最优化的混合极性同或/或电路的功耗优化方法。 

本发明解决上述技术问题所采用的技术方案为：一种混合极性同或/或电路的功耗优化方法，首先根据混合极性同或/或电路表达式的特点，改进快速列表技术对同或/或电路的混合极性进行转换；再基于混合极性同或/或电路功耗估计模型，利用霍夫曼算法实现或门的低功耗分解；然后根据二输入同或门输入信号概率和输出信号概率的分布特点，将多输入同或门的输入信号分成三组：输入信号概率大于0.5、输入信号小于0.5和输入信号等于0.5，在各组中进行综合，实现多输入同或门的低功耗分解，综合两者得到混合极性适应度函数；最后建立混合极性与粒子群算法中的粒子之间的对应关系，采用粒子群优化算法对同或/或电路进行功耗最优的混合极性搜索，具体包括以下步骤：