[发明专利]电子电路

说明书

技术领域

本发明涉及进行上电复位的电子电路。

背景技术

接通电源时的数字电路的初始化(复位)通常通过上电复位来进行。在上电复位中，例如，当接通了电子设备的电源时，电源接通后稍作延迟，将复位信号提供给数字电路来进行初始化。

图3是示出通过上电复位来将数字电路非同步复位的电子电路的一个例子的电路图。图4是示出图3所示的电子电路中的时钟信号、上电复位信号、以及输出端子的状态的一个例子的时序图。

在图3所示的电子电路中，时钟产生电路2和上电复位电路3连接在集成电路(IC：Integrated Circuit)芯片101上。从时钟产生电路2对IC芯片101的CLK端子输入时钟信号CLK，并从上电复位电路3对IC芯片101的POR端子输入上电复位信号POR。

IC芯片101具有数字电路111，数字电路111的输出信号经由输出缓冲器112被施加到输出端子TAR。

在噪声多的环境中，当该上电复位信号直接用作非同步复位的信号时，会因噪声而使数字电路111错误地被复位，因此，通过除噪电路113来去除上电复位信号的噪声。

经由输入缓冲器114对除噪电路113提供时钟信号CLK，并经由输入缓冲器115对除噪电路113提供上电复位信号POR，去除噪声后的信号(复位信号RST)被用于数字电路111的非同步复位。除噪电路113使上电复位信号延迟预定时钟，进行延迟后的上电复位信号和该时间点的上电复位信号之间的逻辑运算来去除上电复位信号的噪声，并输出通过该逻辑运算获得的去除噪声后的复位信号RST。由此，如图4所示，即便对上电复位信号产生噪声，数字电路111也不被复位。

然而，在如上所述地进行数字电路111的初始化的情况下，将直到基于上电复位信号的复位状态被解除、复位信号RST被提供到数字电路111为止的延迟期间(图4中的从接通电源的定时To起、到时刻T1为止的期间)设定为大于等于除噪电路113中的延迟的长度，因此，该延迟期间的数字电路111的输出信号的值无效(不定)。因此，在该期间中，存在连接在输出端子TAR上的电路或设备误动作的可能性。

例如，在从输出端子TAR输出电机的控制信号的情况下，在接通电源后，在数字电路111的输出信号的值为无效(不定)的期间，控制信号的值成为不期望的值，电机可能进行不期望的动作。

发明内容

本发明是鉴于上述的问题而完成的，其目的在于，获得减少因复位而引起的数字电路的初始化时的误动作的电子电路。

为了解决上述的课题，本发明所涉及的电子电路包括：除噪电路，所述除噪电路去除复位信号的噪声；数字电路，所述数字电路被通过所述除噪电路去除噪声之后的信号复位；以及初始有效化电路，所述初始有效化电路在直到基于所述复位信号的复位状态被解除为止的期间，将所述数字电路的输出信号固定为预定的值。

根据上述本发明的电子电路，在直到基于上电复位信号等的复位状态被解除为止的期间，只要数字电路的输出信号的值不是不定的即可，从而能够减少因复位而引起的数字电路的初始化时的误动作。

附图说明

图1是示出本发明的实施方式所涉及的电子电路的构成的电路图；

图2是示出图1所示的电子电路中的时钟信号、上电复位信号、以及输出端子的状态的一个例子的时序图；

图3是示出通过上电复位来将数字电路非同步复位的电子电路的一个例子的电路图；

图4是示出图3所示的电子电路中的时钟信号、上电复位信号、以及输出端子的状态的一个例子的时序图。

具体实施方式

以下，基于附图说明本发明的实施方式。

图1是示出本发明的实施方式所涉及的电子电路的构成的电路图。

在图1所示的电子电路中，在IC芯片1上连接有时钟产生电路2和上电复位电路3。从时钟产生电路2对IC芯片1的CLK端子输入时钟信号CLK，从上电复位电路3对IC芯片1的POR端子输入上电复位信号POR。另外，在IC芯片1的输出端子TAR连接有未图示的电路或设备。

IC芯片1具有数字电路11、输出缓冲器12、除噪电路13、输入缓冲器14，15、以及初始有效化电路16。

数字电路11是具有触发器21、22的时序电路。另外，在图1中，省略了数字电路11内的除了触发器21、22以外的元件的图示。