[发明专利]提高闪存芯片内部数据拷贝速度的方法、闪存存储系统及其控制器

说明书

技术领域

本发明涉及通信技术领域，尤其涉及一种提高闪存芯片内部数据拷贝速度的方法、闪存存储系统及其控制器。

背景技术

[0002] 作为唯一主流的固态非挥发数据储存技术，闪存已经成为了全球半导体产业体系中发展最为迅速的一环。2010年市场研究报告显示，闪存产品的市场已突破200亿美元。基于闪存芯片的固态数据存储系统主要包含一个固态存储系统控制器和一个以上闪存芯片。

闪存芯片的基本信息存储单元是浮栅金属氧化物半导体晶体管 (Floating-Gate Transistor)。浮栅金属氧化物半导体晶体管的阈值电压可以通过注射一定数量的电子进入浮栅而改变。因此，通过对浮栅内电子数目的精确控制，每个存储单元，即浮栅金属氧化物半导体晶体管,可储存多个比特信息。精确控制浮栅内电子数目的过程通常被称为编程。在每一个存储单元可以被编程之前，其浮栅内的所有电子必须被移走，从而使得其阈值电压被置为最低，这个过程被称为擦除。在对信息存储单元编程的过程中，业界使用一种渐进式的“编程－校验－再编程”的方法以实现对浮栅内电子数目的精确控制。重复的“编程／擦除”操作直接导致闪存芯片数据存储单元的逐渐老化，使其噪音容限逐渐降低。当一存储单元经历过多的“编程／擦除”操作后，就会丧失其标称的数据存储功能。为了延长闪存芯片的使用寿命，固态存储系统控制器芯片必须进行老化均衡 (Wear-leveling)的操作，其目的在于尽量使得所有闪存物理页面经历几乎相同的“编程／擦除”操作次数，这样可均衡所有页面的老化程度。但是在老化均衡的操作过程中，为了达到“编程／擦除”操作次数均衡的目的，会引入多余的数据拷贝操作。

闪存芯片内的信息存储单元阵列被划分成为多个存储块，而每一个存储块包含多个存储页面。闪存芯片数据读写操作以页面（page）作为基本单位，每一页面内所包含的用户数据通常为4096字节（byte）、8192字节、或16384字节。一定数量（如256、512）的存储页面组成一个存储块，闪存芯片由大量同等大小的存储块以及必须的外围辅助电路构成。数据擦除操作必须以存储块为单位。

每一个存储块内的所有存储单元必须被同时擦除，但存储单元的编程和读取则以页面为单位。在系统运行过程中，在擦除某一存储块之前，必须将其内的所有依然有效的数据拷贝至另一存储块内。所有这些数据拷贝操作均由固态数据存储系统转换层 (Flash Translation Layer) 固件设计来完成。

     专利申请号为6,040,997号美国专利介绍了专利权所有人与其他人已知的一种技术，其中的闪存系统包括一个内部缓冲区，使得从闪存之内的第一位置读取的数据通过内部缓冲区直接重写到闪存中的第二位置，无需将该数据传递出闪存之外。这就改善了数据传递时间。不过，这种已知的技术不提供错误检验和纠正，而是简单地假设，从第一个闪存位置读取的数据是准确的。

然而，为了最大程度提高数据存储的可靠性，必须先将待拷贝页面的数据读入固态数据存储系统控制器内进行纠错码解码操作以得到完全正确的原始数据后，再将此数据写入另外一个页面内。虽然这种操作方式可最大程度提高数据存储的可靠性，但同时会占用宝贵的系统总线资源以及纠错码解码器资源，进而降低数据存储系统整体的运行速度。

申请号为201110008910. 0的中国申请专利公开了一种在页复制操作过程中具有错误检测和校正功能的闪存系统。该闪存系统可以防止从源页转录错误位到一个复制页。该发明闪存的实施例包括一个用于校下存储在页缓冲器中源数据的位错误的校正电路，一个配置得适于提供源数据到校正电路以及提供校正数据到页缓冲器的电路，和一个配置得适于复制源数据到页缓冲器、并将校正数据从页缓冲器存储到另一个页的复制电路。将存储单元阵列的第一位置的源数据存储到缓冲器中，然后检测存储在缓冲器中的源数据的位错误，当检测到位错误时校正该位错误，以及在所述校正之后，将校正后的源数据复制到存储单元阵列的第二位置上。虽然所公开的系统能够提高数据存储的可靠性的同时且在一定程度上降低FTL操作对于闪存存储系统性能的影响，但利用该系统实现的过程比较复杂，还是需要对源数据进行纠错判断，无论源数据是否有发生位错误的可能；而且还需要改变现有闪存存储系统的编程/擦除程序而实现，不利于普及使用。

发明内容

本发明的实施例提供一种提高闪存芯片内部数据拷贝速度的方法、闪存存储系统及其控制器，能够有效地利用闪存芯片存储单元的工作特性来降低转换层固件运行时对固态存储系统运行速度的影响，且实现过程简单、易行。