[发明专利]半导体芯片、封装体以及制造半导体芯片和封装体的方法

说明书

技术领域

本公开的实施例涉及半导体器件及其制造方法，更具体地涉及具有双层结构的半导体芯片、具有芯片的封装体以及制造半导体芯片和封装体的方法。

背景技术

近来，包括半导体芯片的电子系统的竞争可能依赖于高性能、更小和更轻的电子系统的发展。由于半导体芯片变得更高度的集成，故半导体芯片的尺寸逐步减小而半导体芯片的输入/输出(I/O)衬垫的数量可能增加。因此，使用已知的装配工艺实现高性能半导体封装体可能有一些限制。此外，可能难于发展更小和更轻的电子系统。因此，根据更小和更轻的电子产品的趋势，封装技术发展为制造更小、更薄和更轻的半导体封装体。

提出了一种晶片级封装工艺来制造紧凑的半导体封装体。晶片级封装工艺可包括在晶片上形成多个半导体芯片，封装晶片上的多个半导体芯片，以及切锯芯片以使封装的半导体芯片彼此分离。

此外，由于多芯片封装体可通过垂直堆叠多个晶片级封装体而实现，所以作为增加封装体密度的备选，多芯片封装体可能是非常有吸引力的。然而，根据晶片级封装工艺，封装体尺寸可能接近于半导体芯片尺寸。因此，如果多芯片封装体包括多个堆叠的晶片级封装体，那么在堆叠的晶片级封装体之间实现电连接可能有一些限制和/或困难。近来，提出了例如贯穿每个堆叠的半导体芯片的贯穿硅通路(TSV)的贯穿电极以解决上述限制。

通过形成贯穿半导体芯片的通路孔并用金属填充通路孔，可以形成贯穿硅通路。此外，在贯穿硅通路的端部可附加形成突起，且半导体芯片的除了突起之外的表面可由绝缘层覆盖。具有贯穿硅通路的多个半导体芯片可垂直堆叠以使贯穿硅通路彼此电连接。因此，与使用引线接合技术制造的多芯片封装体相比，半导体芯片之间的互联长度显著减小。

然而，即使使用贯穿硅通路将多个半导体芯片彼此电连接，但是在减小半导体芯片尺寸上仍可能存在一些限制。例如，可能减小半导体芯片的厚度以增加垂直堆叠的半导体芯片的数量。然而，当半导体芯片的厚度减小时，减薄的半导体芯片的物理耐用性可能降低，这可能导致诸如在堆叠减薄的半导体芯片时减薄的半导体芯片中可能发生破裂。此外，晶片级封装体可能需要用于形成突起和将单个半导体芯片绝缘的附加工艺。

发明内容

实施例涉及具有双层结构的半导体芯片、具有芯片的封装体以及制造半导体芯片和封装体的方法。

在一实施例中，双层结构半导体芯片包括包含第一半导体芯片和第二半导体芯片的半导体芯片，第二半导体芯片接合到第一半导体芯片。第一半导体芯片包括具有第一底表面的第一基板。第二半导体芯片包括具有第二底表面的第二基板。第一底表面直接接触第二底表面。

在一实施例中，第一基板和第二基板的每个可包括硅基板。

在一实施例中，半导体芯片还可包括穿透第一半导体芯片和第二半导体芯片的贯穿电极。贯穿电极可将第一半导体芯片电连接到第二半导体芯片。

在这种情况下，半导体芯片还可包括设置在第一有源层的第一突起设置在第二有源层上的第二突起，第一有源层设置在第一半导体芯片的第一顶表面上，第一突起覆盖贯穿电极的第一端，第二有源层设置在第二半导体芯片的第二顶表面上，第二突起覆盖贯穿电极的第二端。

半导体芯片还可包括设置在第一有源层和第二有源层中的至少一个有源层上且连接到贯穿电极的再分布层，以及设置在再分布层上的突起。

半导体芯片还可包括设置在第一有源层和第二有源层中的至少一个有源层上且连接到贯穿电极的再分布层，以及设置在再分布层上的衬垫。

在一实施例中，第一半导体芯片和第二半导体芯片的每个可以是晶片级芯片。

在另一实施例中，制造半导体芯片的方法包括提供第一半导体芯片，第一半导体芯片包括第一基板和第一有源层，第一基板具有彼此相反的第一顶表面和第一底表面，第一有源层设置在第一顶表面上；提供第二半导体芯片，第二半导体芯片包括第二基板和第二有源层，第二基板具有彼此相反的第二顶表面和第二底表面，第二有源层设置在第二顶表面上；将第一半导体芯片接合到第二半导体芯片使得第一底表面直接接触第二底表面，且将第一半导体芯片电连接到第二半导体芯片。

在一实施例中，将第一半导体芯片接合到第二半导体芯片可包括活化第一底表面和第二底表面，并将活化的第一底表面贴附到活化的第二底表面。

活化第一底表面和第二底表面可包括辐射等离子体到第一底表面和第二底表面上。

活化第一底表面和第二底表面可包括对第一底表面和第二底表面施加离子碰撞。