[发明专利]基于NoC架构的多核处理器平台及其设计方法

说明书

技术领域

本发明属于计算机领域，具体的说，涉及一种基于NoC架构的多核处理器平台及其设计方法。

背景技术

随着集成电路技术的发展，单个芯片上的集成度在逐渐增加，单核处理器的性能得到了很大的提高。但是由于OSI七层协议中的应用层对实时性和运算量的需求继续增加，已经很难通过提高单核处理器工作频率和扩大芯片面积来满足实时性和运算量的要求，因此多核处理器并行执行任务的解决方式便被提出来。

然而在多核处理器的条件下，传统的总线结构并没有被改变，现有技术中DSP是目前流行的一种处理器平台，可以将多个64+^TM集成在一个芯片上，为密集处理型产品提供高达4.2GHz的性能，能够应用到通信基础设施、高端产业、任务关键型应用、高端图像和视频等领域，通过数据总线和配置总线，实现处理器间以及处理器和外围设备间的通信。然而DSP采用的是总线架构，同一时刻只能有一个处理器占用总线，对多核处理器平台的性能造成一定影响，使其并行算法和并行任务处理能力低，而且开发周期长同时运行非常不可靠。

发明内容

本发明的目的在于克服现有技术中采用的处理器平台并行算法和并行任务处理能力低且开发周期长、运行非常不可靠的缺陷，提供一种点对点并行传输，可以在多核平台设计前期对平台进行评估，因此提高平台可靠性的一种基于NoC结构的多核处理器平台及其设计方法。

本发明采用的技术方案如下：

基于NoC架构的多核处理器平台，包括通过NoC方式接入的至少两个处理器，所述NoC采用M×N的MESH拓扑结构构建而成，其中M和N均为正整数。

为了实现本发明，所述处理器上创建有实现处理器数据输入和输出的网络接口，其中NoC包括与网络接口一一对应的路由节点，且相邻的路由节点之间连接有两条以实现数据相反流向的数据线。

为了更好的存储、读写数据，所述处理器内设置有用于配合网络接口完成数据传输的RAM读缓存区和RAM写缓存区。

为了实现功率评估功能，所述NoC上还分别搭载了Orion2.0和Mcpat工具。

基于NoC架构的多核处理器平台，本发明还提供了其设计方法：

（1）设置路由节点的结构，使该路由节点通过XY路由算法寻找目的节点，采用虫洞技术进行数据转发，且通过时间片轮算法对输出竞争进行仲裁；

（2）根据单个路由节点的结构配置Orion2.0功率消耗参数；

（3）输入参数M和N，配置NoC的规模，将路由节点进行互联，即可获得M×N的MESH拓扑结构的NoC；

（4）在处理器上创建网络接口，并在处理器中创建RAM读缓冲区和RAM写缓冲区，将网络接口与路由节点一一连接，得到路由节点排列为M×N的矩阵型结构，并且相邻的路由节点通过两条以实现数据相反流向的数据线连接；

（5）为处理器创建Wrapper程序，并将其和网络接口进行连接，使处理器和网络接口之间进行通信；

（6）根据处理器结构配置Mcpat参数。

为了方便扩建网络，所述步骤（1）中单个路由节点包括东、西、南、北和本地五个方向，东、西、南、北中的每一个方向均设置有用于和其他路由接口相连的输出端口和输入端口，其中本地方向还设置有与网络接口相连的输出端口和输入端口。

进一步的，所述步骤（4）中在处理器中创建RAM读缓冲区和RAM写缓冲区的具体步骤如下：

（4a）创建RAM读缓冲区，并把路由节点本地输出端输出的数据解包后缓存到网络接口；

（4b）当处理器读信号有效时，将数据搬移到RAM读缓冲区中，再根据配置创建RAM写缓冲区，当处理器写信号有效时，将数据搬移到RAM写缓冲区。

再进一步的，所述步骤（6）结束后，还能够进行该平台进行仿真，其中仿真步骤如下：

（I）将各个处理器上需要并行处理的任务和并行算法用C代码实现；

（II）使用OpenRISC工具链生成在OpenRISC上执行的程序；

（III）运行仿真平台，并为各个OpenRISC加载需要执行的程序。

与现有技术相比，本发明具有以下有益效果：

（1）本发明采用了NoC即片上网络进行数据传输，片上网络很好的克服了总线结构的各种局限，实现整个网络多条点到点的连接，相互间不会产生干扰，解决了处理器出现通信冲突问题的同时容易实现全局同步；进一步的，整个平台由于采用的是非总线结构，因此即使随着NoC半径的增大，也不会有任何延迟的情况产生；