[发明专利]基于可逆移位寄存器的四位可逆串/并行加法器

说明书

技术领域

本发明涉及极低功耗数字组合逻辑电路设计，特别涉及基于可逆移位寄存器的四位可逆串/并行加法器。

背景技术

加法是数值计算和数据分析中最常用的运算之一。加法器是电子系统中常用的基本单元电路之一，广泛应用于数字信号处理和数字系统设计中。传统加法器的不可逆计算过程中会有信息位擦除，导致能量损失与电路功耗。低功耗与无损耗的数字电路研究是目前的学术前沿与研究热点，对于促进超大规模数字集成电子系统技术发展具有重要作用。

Landauer指出，传统的数字电路中常用的与门、异或门等这些不可逆的门构造的电路在运行过程中，不可避免的会产生能量的损耗。每一位信息的丢失对应KT*Ln2焦耳的热量产生，其中K是波尔兹曼常量，T是绝对温度。在一般室温下，虽然数字电路中一位运算所对应能量的散失很少，但是在计算过程中整个数字系统所消耗的总能量同信息位丢失的数目成正比。在超大规模集成数字电路与系统中，信息位丢失带来的能耗损失会导致芯片功耗急剧增加、芯片温度快速上升，则使得数字系统变得更不稳定和加速性能退化失效。Bennett证明了当数字电路是可逆(即可逆计算)时，理论上数字电路功耗等于零。

量子逻辑门常作为一种可逆逻辑门，量子逻辑门具备可逆操作的特性，满足可逆计算的要求，其通过级联的方式可以综合设计量子可逆逻辑电路。量子可逆逻辑门与量子可逆逻辑电路由于其特殊的结构，不存在信息位的丢失和电能与热能的转换，可实现数字电路的可逆计算与无能量损耗。

本发明提出一种面向无能量损耗数字电路的四位可逆串/并行加法器，该加法器由可逆逻辑门与可逆模块电路构成，满足可逆计算特性，可实现无功耗数字逻辑运算。

发明内容

本发明的目的是提供一种基于可逆移位寄存器的四位可逆串/并行加法器。采用模块化设计思想，用可逆逻辑门(如量子逻辑门)构建一种四位可逆加法器，该加法器既能实现并行加法功能，也可实现串行加法功能。

本发明的四位可逆串/并行加法器技术方案是：

基于可逆移位寄存器的四位可逆串/并行加法器中的四位可逆并行存取移位寄存器，是由四个用于输入移位的可逆主从D触发器、四个具有信号选择输出功能的FRG门，以及若干用于信号复制的FG门和F2G门构成。该可逆并行存取移位寄存器包含一个串行输入、四个并行输入、一个时钟信号输入及一个功能切换控制输入。利用四个FRG门分别选择四个输入信号，分别作为四个可逆主从D触发器输入。通过外部信号控制FRG门，决定被选择信号为并行输入信号或串行输入信号。利用FG门和F2G实现对信号位的复制。

基于可逆移位寄存器的四位可逆串/并行加法器中的四位可逆加法器，由四个可逆全加器级联而成，低位进位作为高位加法输入位，可完成两个四位二进制数的并行加法功能。

基于可逆移位寄存器的四位可逆串/并行加法器中的五位可逆移位寄存器，由五个主从D触发器、四个FG门和两个F2G门构成。两个F2G用于复制时钟信号，激励发触发器工作。四个FG门用于复制触发器输出量。输入量从五位可逆移位寄存器输入端输入，从低位到高位，依次逐个移位，五个时钟周期完成一个输入量的移位操作。

基于可逆移位寄存器的四位可逆串/并行加法器中的可逆加法单元，由一个可逆全加器和一个可逆主从D触发器级联而成，时钟下降沿触发，完成对串行输入量从低到高依次逐位带进位加法操作。

基于可逆移位寄存器的四位可逆串/并行加法器中的可逆输出控制单元，由五个具有信号选择输出功能的FRG门和两个用于信号复制的F2G门构成。利用F2G复制外部控制信号，作为FRG的输入控制信号，利用控制信号对输入的两个五位二进制数实现选择输出。

基于可逆移位寄存器的四位可逆串/并行加法器中的可逆全加器，由两个PG门和一个FG门级联而成，可实现二进制带进位加法操作。

本发明采用可逆逻辑门与模块化结构，设计了基于可逆移位寄存器的四位可逆串/并行加法器。本发明相比于现有的可逆加法器，其特点在于：利用可逆移位寄存器、功能选择信号及时钟信号可选择实现串行加法和并行加法功能，电路结构简单、可靠性高。

附图说明

图1：基于可逆移位寄存器的四位可逆串/并行加法器；

图2：FG门；

图3：F2G门；

图4：FRG门；

图5：PG门；

图6：可逆全加器电路；

图7：可逆全加器输入/输出信号；

图8：可逆D触发器电路；

图9：可逆D触发器输入/输出信号；