[发明专利]一种SOI半导体氧化物晶体管及其制作方法

说明书

技术领域

本发明涉及半导体制造工艺，尤其涉及一种SOI半导体氧化物晶体管及其制作方法。

背景技术

随着半导体技术的发展，器件的特征尺寸降低至32nm以下的技术结点。此时，传统的CMOS体硅技术制备的场效应晶体管，由于受到严重的短沟道效应和其它寄生效应的影响，在应用方面受到很大的限制。短沟道效应可能导致源极和漏极穿通而增大漏电流，而寄生电容将降低器件的固有频率。

基于上述影响，绝缘体上硅（Silicon On Insulator，SOI）技术应运而生。图1为现有的一种SOI半导体氧化物晶体管的示意图。如图1所示，衬底100上形成有埋氧化层101。埋氧化层101上形成有超薄硅（Ultra ThinSilicon，UTS）层102，该UTS层102可以使外延硅层。在UTS层102上形成有栅极104，栅极104两侧形成有间隙壁105。源极103A和漏极103B形成在栅极104两侧的UTS层102中。在栅极104、源极103A和漏极103B表面上形成对金属硅化物层106。SOI半导体氧化物晶体管能够很好地抑制短沟道效应，获得较小的阈值电压波动和接近理想的亚阈值斜率。

在UTS层102与间隙壁105之间的界面处处会存在大量的缺陷107。这些缺陷107容易使金属硅化物层106中的金属沿着UTS层102与间隙壁105之间的界面快速扩散。扩散的金属可能会导致较高的结泄露，甚至导致源极103A和漏极103B与栅极104发生桥连，扩散的金属还会降低SOI半导体氧化物晶体管的稳定性。

因此，目前急需一种SOI半导体氧化物晶体管及其制作方法，以解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种SOI半导体氧化物晶体管的制作方法，包括：A）提供半导体衬底，所述半导体衬底包括埋氧化层和位于所述埋氧化层上的硅层；B）在所述半导体衬底上形成栅极，且在所述栅极两侧的所述硅层中形成浅掺杂区；C）在所述栅极两侧的所述半导体衬底上形成L形间隙壁；以及D）在所述栅极两侧形成覆盖部分所述L形间隙壁抬升的源极和漏极。

优选地，所述B）步骤中形成所述浅掺杂区的方法包括：在所述栅极两侧形成第一间隙壁；执行浅掺杂离子注入工艺，以在所述栅极两侧的所述硅层中形成所述浅掺杂区；以及去除所述第一间隙壁。

优选地，所述栅极上还形成有盖帽层。

优选地，所述L形间隙壁是由氧化物形成的。

优选地，所述C）步骤中形成所述L形间隙壁的步骤包括：在所述半导体衬底和所述栅极上形成依次氧化物层和氮化物层；采用干法刻蚀工艺，以在所述栅极两侧形成间隙壁结构；以及去除所述间隙壁结构中的刻蚀后的氮化物层，以形成所述L形间隙壁。

优选地，所述盖帽层是由氮化物形成的，在去除所述氮化物层的过程中去除所述盖帽层。

优选地，所述D）步骤包括：采用外延生长工艺在所述栅极两侧的所述半导体衬底上形成外延层，所述外延层覆盖所述L形间隙壁的一部分；在所述L形间隙壁两侧以及部分所述外延层上形成第二间隙壁；以及执行源漏极离子注入工艺，以形成所述源极和所述漏极。

优选地，所述第二间隙壁覆盖所述L形间隙壁的侧面。

优选地，所述方法还包括在所述源极、所述漏极和所述栅极上形成金属硅化物。

本发明还提供一种SOI半导体氧化物晶体管，所述SOI半导体氧化物晶体管是由如上所述的任一种方法制成的。

本发明的方法通过栅极两侧形成L形间隙壁来阻挡金属向浅掺杂区和栅极区域扩散，以避免较高的结泄露以及桥连现象的出现，进而保证该SOI半导体氧化物晶体管的稳定性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1为现有的SOI半导体氧化物晶体管的示意图；

图2为根据本发明一个实施方式制作SOI半导体氧化物晶体管的工艺流程图；以及

图3A-3K为根据本发明一个实施方式制作SOI半导体氧化物晶体管的工艺流程中各步骤所获得的器件的剖视图。

具体实施方式