[发明专利]差分电流采样电路

权利要求书

1.一种差分电流采样电路，包括采样电流输入端（Io）、电压输出端（Vo）和控制脉冲输入端（MPG），其特征在于，还包括两只PMOS晶体管（P1～P2）和四只NMOS晶体管（N1～N4）；

采样电流输入端（Io）连接至第二NMOS晶体管（N2）的漏极；电压输出端（Vo）连接至第一NMOS晶体管（N1）的源极；控制脉冲输入端（MPG）连接至第一NMOS晶体管（N1）的栅极；

所述第一PMOS晶体管（P1）的源极连接至电压源（VCC），漏极连接至第三NMOS晶体管（N3）的漏极，栅极连接至第四NMOS晶体管（N4）的漏极、第一NMOS晶体管（N1）的漏极、第二PMOS晶体管的栅极和漏极；所述第二PMOS晶体管（P2）的源极连接至电压源（VCC）；所述第二NMOS晶体管（N2）的栅极连接至第三NMOS晶体管（N3）的栅极和第四NMOS晶体管（N4）的栅极；所述第二NMOS晶体管（N2）的源极、第三NMOS晶体管（N3）的源极和第四NMOS晶体管（N4）的源极均接地（GND）。

2.根据权利要求1所述的差分电流采样电路，其特征在于，所述第一PMOS晶体管（P1）和第二PMOS晶体管（P2）为参数相同的PMOS晶体管。

3.根据权利要求1所述的差分电流采样电路，其特征在于，所述第一NMOS晶体管（N1）、第二NMOS晶体管（N2）、第三NMOS晶体管（N3）和第四NMOS晶体管（N4）为参数相同的NMOS晶体管。