[发明专利]薄膜晶体管阵列制作方法

说明书

【技术领域】

本发明涉及薄膜晶体管阵列技术领域，特别是涉及一种无须增加制程步骤可以降低薄膜晶体管的讯号线阻值的薄膜晶体管阵列制程方法。

【背景技术】

近年来，除了使用传统硅通道的薄膜晶体管之外，使用氧化物半导体作为通道之薄膜晶体管提供了另一选择。由于氧化物半导体薄膜晶体管具有低温多晶硅半导体薄膜晶体管的高载子移动率的电气特性与非晶硅半导体薄膜晶体管的高电性均匀性，故应用氧化物半导体薄膜晶体管之主动矩阵式平面显示器已渐渐成为市场上的主流技术。

一般需要至少六道光罩才能完成采用氧化物半导体(如铟镓锌氧化物半导体等)的薄膜晶体管。而在传统的薄膜晶体管阵列上，若要降低扫描线(Gate Bus Line)与资料线(Data Line)的阻值,通常需要额外新增一道光罩在金属层之间的绝缘层形成桥接孔，而形成金属层直接与另一金属层堆栈的双层金属(Double Metal)设计。

图1A~图1G为传统薄膜晶体管阵列的剖面结构图。如图1A所示，在薄膜晶体管阵列10的基板102上可分为薄膜晶体管区104与讯号线(扫描线或资料线)区106。在基板102的薄膜晶体管区104与讯号线区106上分别形成图案化第一金属层108。其中在薄膜晶体管区104的图案化第一金属层108作为薄膜晶体管的闸极，在讯号线区106的第一金属层108则作为讯号传输的金属导线。接着，如图1B所示，形成第一绝缘层110，使其分别覆盖在薄膜晶体管区104与讯号线区106的图案化第一金属层108。然后在薄膜晶体管区104的第一绝缘层110上形成氧化物半导体层112，如图1C所示。接着，如图1D所示，在氧化物半导体层112与第一绝缘层110上形成第二绝缘层113，并蚀刻在薄膜晶体管区104上的第二绝缘层113，裸露出部分的氧化物半导体层112作为源极与漏极的多个接点114。另外，在接下来的制程中，蚀刻在讯号线区106的第一绝缘层110与第二绝缘层113以裸露部分的第一金属层108作为桥接孔115，如图1E所示。

接着，如图1F所示，在第二绝缘层113、裸露的氧化物半导体层112与裸露的第一金属层108上形成图案化的第二金属层116。而在讯号线区106的第二金属层116与第一金属层108直接电性接触。藉由在讯号线区106的第一金属层108与第二金属层116的直接接触，形成双层金属层的结构以降低讯号线区106的导线阻值。最后，如图1G所示，在第二金属层116上形成保护层(passivation layer)118。如图1A~图1G的传统半导体制程步骤，若想要在讯号线区106形成双层金属层的结构，需要额外增加一道如图1E的制程步骤，造成制造成本的增加。

因此存在一种需求，在薄膜晶体管阵列的制程中，不增加额外光罩的前提下，达到讯号线阻值降低，而且不会增加额外制造成本的目的。

【发明内容】

本发明的一个目的在于提供一种薄膜晶体管阵列制作方法，可以降低讯号线的阻值，而没有增加额外的制程步骤。

为解决上述技术问题，本发明构造了一种薄膜晶体管阵列制作方法，其包含下列步骤：在基板上形成图案化第一金属层；沉积第一绝缘层以覆盖图案化第一金属层；形成图案化氧化物半导体层于薄膜晶体管区的第一绝缘层上；在第一绝缘层与氧化物半导体层上形成第二绝缘层；蚀刻在薄膜晶体管区的第二绝缘层，裸露部分氧化物半导体层，藉由氧化物半导体层与绝缘层间高蚀刻选择比(selectivity)的特性,同时蚀刻在讯号线区的第二绝缘层与第一绝缘层，裸露部分的第一金属层；以及形成图案化第二金属层于薄膜晶体管区的图案化第二绝缘层上，使图案化第二金属层电性连接氧化物半导体层，同时形成图案化第二金属层于讯号线区的部分第一金属层上。

本发明的另一个目的在于提供一种薄膜晶体管阵列的结构，以双层金属的结构来降低薄膜晶体管讯号线的阻值。